JPS61224456A - バイポ−ラ型半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明はバイポーラ型半導体装置の製造方法に関し、特
にその高速動作特性の改善を可能とする方法に係る。

〔発明の技術的背景〕

バイポーラトランジスタの高速動作特性を向上させる場
合にはベース／エミッタ両拡散領域を浅く形成すること
が大きな要素となる。この意味から多結晶シリコン層か
らなるエミッタ電極を用い、該エミッタ電極を拡散源と
してエミッタ拡散を形成した構造が従来採用されている
。第２図（Ａ）（Ｂ）はこの構造による従来のパーティ
カルＮＰＮトランジスタを示しており、同図（Ａ＞はパ
ターン平面口、同図（Ｂ）はそのＢ−Ｂ線に沿う断面図
である。

これらの図において、１はＰ型シリコン基板、２はＮ１
型埋込領域、３はＮ型エピタキシャルシリコン層、４は
フィールド酸化膜、５はＰ−型活性ベース領域、６はＰ
”型外部ベース領域、７はＮ＋型型板ミッタ領域８１，
８２は層間絶縁膜、９１は多結晶シリコン層からなるエ
ミッタ電極、９２はアルミニウム系の配線メタルによる
エミッタ電極、１０はアルミニウム系の配線メタルから
なるベース電極である。なお図示は省略しであるが、Ｎ
＋型型埋領領域２達するコレクタコンタクト領域が形成
され、該コレクタコンタクト領域にコンタクトホールを
介してオーミック接触したアルミニウム系の配線メタル
によるコレクタ電極が形成されている。また、第２図（
Ａ）のパターン平面図では、フィールド酸化膜４で囲ま
れた素子領域が太線で示されている。　　　　　“上記
第２図（Ａ）（８）のパーティカルＮＰＮトランジスタ
では、多結晶シリコン層からなるエミッタ電極９１に砒
素がドープされている。そして、この砒素ドープ多結晶
シリコン層９１を拡散源として接合の浅いＮ＋＋エミッ
タ領域７を形成することにより、エミッタの浅い拡散を
実現して高速化が図られている。なお、エミッタ電極と
して多結晶シリコン１１９ｔだけでなくアルミニウム層
９□を用いているのは次の理由による。即ち、多結晶シ
リコン層のエミッタ電極９１の不純物濃度を一定値より
も高くするとエミッタ拡散。際。

異常拡散を生じたり、また接合の浅いエミッタ領域を形
成するのが困難となるため、エミッタ電極９１の不純物
濃度は所定範囲に抑制する必要がある。ところが不純物
の濃度をこの範囲に制御した場合には、多結晶シリコン
層の比抵抗値は１００Ω／口以上にもなる。従って、多
結晶シリコン層９ｔだけでエミッタ配線を構成するとエ
ミッタ抵抗が著しく増大し、高速動作特性が損われるか
らである。

また、上記第２図（Ａ）（Ｂ）のバイポーラトランジス
タではＮ＋＋エミッタ領域７の両側でベースコンタクト
を取った構成になっているが、これはベース抵抗を低減
することで更に高速化を図ったものである。

〔背景技術の問題点〕

上記従来の高速バイポーラトランジスタの高速性を更に
改善しようとする場合に（ま、次の二つの要素が阻害要
因となる。一つはエフツタ／ベース間の接合容量および
ベース／コレクタ間の接合容量に関するもの、他の一つ
はベース抵抗に関するもので、高速性を改善する上では
両者共に小さくすることが必要である。

接合容量を低減する一つの方法として、各不純物領域の
濃度を小さくすることが考えられるが、電流増幅率等の
バイポーラトランジスタ特性を維持する上でこの方法に
は限界がある。接合容量を低減するための別の方法は、
素子寸法を縮小することである。しかし、第２図（Ａ）
ＣＢ）の従来の構造とその一般的な製造方法による限り
、エミッタ電極９２およびベース電極１０を形成するた
めに必要な一定面積よりもベース領域平面を縮／ＩＸす
ることはできない。このため、従来技術による限りは、
露光装置の解像度に依存しな【ｆれ（ｆ素子寸法を縮小
できない問題があった。

高速性を阻害する別の要因であるベース抵抗についても
、これを低減するために従来技（ｔｉで１．１露光１置
の解像度等、製造装置の性能に依存せざるを得ない問題
がある。即ち、ベース抵抗を低減するためには第２図（
Ｂ）における外部ベース領域６とエミッタ領域７との距
離を縮小することが重要となる。この距離が、従来技術
では外部ベース領域６形成のための拡散マスクを形成す
る精度で決定されてしまうからである。

なお、上記の事情は通常のバーティカルバイポーラトラ
ンジスタのみならず、１２ｍを構成する逆構造のバーテ
ィカルバイポーラトランジスタについても同様である。

〔発明の目的〕

本発明は上記事情に鑑みてなされたもので、露光装置の
解像度等に依存することなく、製造プロセスの改良で素
子寸法、特に外部ベース／エミッタ間の距離を縮小して
ベース抵抗を低減し、高速動作特性を向上し得るバイポ
ーラ型半導体装置の製造方法を提供するものである。

〔発明の概要〕

本発明によるバイポーラ型半導体装置の製造方法は、第
一導電型の半導体層に選択的にフイールド絶縁膜を形成
することにより該フィールド絶縁膜で囲まれた第一導電
型半導体領域を分離する工程と、該第一導電型半導体層
領域に第二導電型不純物をドープすることにより第二導
電型の活性べ　″−ス領域を形成する工程と、該活性ベ
ース領域の一部に接すると共に少なくとも一端が前記フ
ィールド絶縁膜上に引出され、且つ第一導電型不純物を
含む電極材料層パターンを形成する工程と、該電極材料
層の頂面および側面を覆う絶縁膜を形成する工程と、該
絶縁膜を介して前記電極材料層パターン上を交差し且つ
その両側で前記活性ベース領域表面に接した第二導電型
不純物を含むベース電極パターンを形成する工程と、前
記電極材料層パターンを拡散源として前記活性ベース領
域内に第一導電型不純物を拡散し、第一導電型不純物領
域を形成する工程と、前記ベース電極パターンを拡散源
として前記活性ベース領域内に第二導電型不純物を拡散
することにより、前記第一導電型不純物領域から離間し
た第二導電型の高濃度外部ベース領域を形成する工程と
を具備したことを特徴とするものである。

また、本発明による別の製造方法は、活性ベース領域を
予め形成しておくことなく、前記第一導電型不純物を含
む電極材料層パターン中に第一導電型不純物よりも拡散
係数の大きい第二導電型不純物を含ませておき、電極材
料層パターンを拡散源として第一導電型不純物と同時に
第二導電型不純物を拡散することにより、第二導電型の
活性ベース領域と該活性ベース領域内の第一導電型不純
物領域を同時に形成することを特徴とするものである。

本発明において、前記第一導電型不純物を含む電極材料
層パターンおよび前記ベース電極パターンとしては、多
結晶シリコン層、ポリサイド膜（多結晶シリコン層の上
に金属シリサイドを積層したもの）、或いはタングステ
ン、チタン、モリブデン等の高融点金属膜を多結晶シリ
コン層表面に張付けた積層膜を用いることができる。

上記本発明の製造方法をバーティカルバイポーラトラン
ジスタのの製造に適用した場合、エミッタ領域のみなら
ず外部ベース領域も自己整合で形成され、従来のように
外部ベース形成のための拡散窓を開孔する際のマスク合
せ余裕を必要としない。しかも、エミッタ領域／外部ベ
ース領域間の距離は拡散源として用いた両電極パターン
間に介在する絶縁膜、即ちエミタ電極パターンの側壁を
覆う絶縁膜の厚さで制御される。従って、両者間の距離
は絶縁耐圧の限界内で可能な限り縮小でき、る結果、ベ
ース抵抗を顕著に低減して装置の高速動作特性を向上す
ることができる。

また、本発明ではエミッタ拡散源に用いた電極パターン
を素子領域平面外のフィールド酸化膜上に引出し、これ
に対する金属配線のコンタクトをフィールド酸化膜上で
行なう。従って、従来のようにコンタクト形成のために
余分な素子領域面積を必要とせず、素子ディメンジョン
の縮小による高速動作特性の向上を図ることができる。

更に、活性ベース領域をエミッタ領域と同時に形成する
製造方法では、上記の効果に加え、活性ベース領域の接
合深さを極めて浅く形成できる効果が得られる。

〔発明の実施例〕

以下、第１１ｉ１（Ａ）〜（Ｋ）を参照し、パーティカ
ルＮＰＮトランジスタ及び１２Ｌを同一の基板に共存さ
せたバイポーラ型半導体装置の製造に本発明を適用した
一実施例を説明する。

なお、図中右側にはパーティカルＮＰＮトランジスタ部
分、左側には高速１２１部分を示す。

（１）　まず、Ｐ型シリコン基板１１表面からＮ型不純
物（例えばＳｂ）を選択的に拡散し、パーティカルＮＰ
ＮトランジスタのＮゝ型型埋領領域１２工Ｉ”ＬのＮ＋
型型埋領領域１２２形成した後、全面に不純物濃度１０
ｔａ〜１０１ｇ／ｃＩＲ３、膜厚１〜３譚程度のＮ型エ
ピタキシャルシリコン層１３を成長させる。続いて該エ
ピタキシャル層１３の表面に熱酸化１１１１４を形成し
た後、アイソレーション拡散のための拡散窓を開孔する
。

次いで、ボロンを含むシリコン酸化ＩＩＩ　（ＢＳＧＩ
Ｉり１５を堆積し、該ＢＳＧ！ＩＩを拡散源としてボロ
ンの選択拡散を行なうことにより、ＮＰＮトランジスタ
と１２１とを分離するためのＰ＋型アイソレーション拡
散層１６を形成する（第１図（Ａ＞図示）。

なお、Ｐ＋型アイソレーション拡散層１６の不純物濃度
や拡散深さによっては、このアイソレーション拡散工程
をボロンのイオン注入と熱拡散を併用して行なってもよ
い。

（２）　次に、ＢＳＧ膜１５および熱酸化膜１４を除去
した後、再度新たな熱酸化膜１７を形成し、パーティカ
ルＮＰＮトランジスタのコレクタ取出し部に拡散窓を開
孔する。続いて燐を含むシリコン酸化膜（ＰＳＧ膜）１
８を堆積し、該ＰＳＧ膜を拡散源として燐を選択的に拡
散することにより、Ｎ＋型型埋領領域１２！達するＮ＋
型のコレクタ取出し領域１９を形成する（第１図（Ｂ）
図示）。

なお、Ｎ＋型型埋領領域１２２達する図示しないＮ１型
拡散領域（Ｉ２Ｌの共通エミッタ取出し領域）を同時に
形成する また、このときの燐拡散は熱拡散とイオン注入とを組合
せて行なってもよい。

（３）　次に、ＰＳＧＩ１１８および熱酸化膜１７を除
去した襖、選択酸化用のバッファー酸化膜２０及び耐酸
化性絶縁膜であるシリコン窒化膜２１を積層形成し、こ
の積層膜をパターンニングして素子領域を定義する。続
いて、この積層膜パターンをマスクにエピタキシャル層
１３のフィールド部分を選択的にエツチングする（第１
図（Ｃ）図示）。

こうしてエピタキシャルシリコン層のフィールド部分の
膜厚を一部エッチングすることで、次のフィールド酸化
を行なった後の表面平坦化を図ることができる。因みに
、実施例としてはエピタキシャル層１３を０．４〜０．
８譚だけエツチングする。

（４）　次に、シリコン窒化１１２１を耐酸化性マスク
としてエピタキシャルシリコン層１３の選択酸化を行な
い、膜厚８０００〜１００００人の埋め込み酸化膜を形
成する。これにより、素子間分離のためのフィールド酸
化膜２２、ＮＰＮトランジスタをウォールドベース構造
とするための分離酸化膜２３１　、Ｉ２Ｌのインジェク
タトランジスタや二つの出力トランジスタとを夫々分離
するための分離酸化膜２３２を形成する。続いて、耐酸
化性膜に用いたシリコン窒化１１２１およびバッファー
酸化ｌ１１２０を除去し、各素子領域表面を熱酸化して
膜厚５００〜１０００人の薄い熱酸化膜２４を形成する
（第１図（Ｄ）図示）。

なお、上記の選択酸化膜で高速Ｉ２Ｌ部分のゲート間分
離をも行なっているため、これらの埋め込み酸化［１２
２，２３ｔ　、２３２はＮ＋型型埋領領域１２１１２２
に達していることが必要である。

（５）　次に、前記薄い熱酸化膜２４を緩衝膜とし、且
つレジストパターンをマスクにして１２Ｌのインジェク
タトランジスタ用素子領域にボロンを選択的にイオン注
入することにより、ＰＮＰラテラルトランジスタにおけ
る相互に離間したＰ＋型エミッタ領域２５及びＰ＋型コ
レクタ領域２６を形成する。続いて、選択エツチングを
行ない、ＮＰＮトランジスタの活性ベース領域２７表面
を覆う熱酸化膜２４．１２ｍにおける出力トランジスタ
の活性ベース領域２８１．２８２表面を覆う熱酸化膜２
４を除去する。次いで、夫々に別のレジストパターンを
用いて交互にボロンのイオン注入を行ない、ＮＰＮトラ
ンジスタのＰ−型活性ベース領域２７、Ｉ２Ｌにおける
二つの出力用トランジスタの活性ベース領域２８１゜２
８２を形成する（第１図（Ｅ）図示）。

（６）　次に、ＣＶＤ法により膜厚５００〜２０００人
の不純物を含まない多結晶シリコン層２９を全面に堆積
した後、イオン注入法を用いて２〜２０Ｘ１０１Ｓαく
のドーズ量で多結晶シリコン層中に砒素をドープする。

続いて、膜厚１０００〜３０００人の高融点金属シリサ
イド層（例えばＭＯＳｉ２）　　　　　’層３０を全面
に堆積し、更に全面にＣＶＯ−８ｉ０２膜３１を堆積す
る。次いで、９００℃程度の熱アニールを施すことによ
りポリサイド積層膜中の不純物イオンを均一化する（第
１図（Ｆ）図示）。

なお、上記９００℃程度の熱アニールでは、ポリサイド
中の砒素は殆どエピタキシャル層中にドープされない。

（７）　次に、こうして形成されたポリサイド躾および
ＣＶＤ−８ｉ０２膜の積層膜を選択エツチングでパター
ンニングし、ＮＰＮトランジスタのエミッタ電極パター
ン３２、コレクタ電極パターン３３．１２Ｌのコレクタ
電極パターン３４里。

３４２を形成する。その際、このパターンニングで入力
配線パターン３５、必要なジャンパー配線３６、更にラ
テラルＰＮＰインジェクショントランジスタのエミッタ
領域２５とコレクタ領域２６の間に跨がるマスクパター
ン３７を同時に形成する。次いで、膜厚３０００〜５０
００人のプラズマＣＶＤ−３ｉＯ２躾３８を全面に堆積
する（第１図（Ｇ）図示）。

（８）　次に、ＲＩＥ（反応性イオンエツチング）を用
いた異方性エツチングにより、プラズマＣＶＤ−８１２
ｇ１３８をその膜厚弁だけエツチングする。これにより
プラズマＣＶＤ−８ｉ０２膜３８はポリサイドパターン
３２，３３．３４．。

３４２．３５，３６．３７の側壁にのみ残存し、その結
果これらポリサイドパターンは両ＣＶＤ−８１ｏ２１１
！３１．３８で覆われることになる（第１図（Ｈ）図示
）。

なお、■２Ｌのインジェクショントランジスタ領域表面
を覆っていた薄い熱酸化膜２４は、このときのＲＩＥに
より、図示のように前記マスクパターン３７で覆われい
る部分を除いて除去される（９）　次に、不純物を含ま
ない多結晶シリコン層３９を全面に堆積した後、該多結
晶シリコン層中にボロンをイオン注入する（第１図（１
）図示）。

（１０）　　次に、前記多結晶シリコン層３９を選択エ
ツチングによりパターンニングし、パーティカルＮＰＮ
トランジスタのベース電極パターン　　　　　１４０、
Ｉ”Ｌにおける出力トランジスタのベース電極パターン
４１１，４１２、インジェクションＰＮＰトランジスタ
のエミッタ電極パターン４３及びコレクタ電極パターン
４４を形成する。これらの多結晶シリコン層の電極パタ
ーンは、何れも対応する前記ポリサイド電極パターンの
上を前記ＣＶＤ−８ｉ０２膜３１．３８を介しテ交差ｔ
、、且つ埋込酸化膜上まで延出した所謂オーバーロコス
方式で形成する。続いて、層間絶縁膜として薄い熱酸化
膜とＣＶＤ−８！０２膜４５およびシリコン窒化膜４６
を積層形成する。次いで９００　’Ｃ〜１０００℃の熱
工程を施し、前記ポリサイドパターンを拡散源とする砒
素の熱拡散を行なうと同時に、前記多結晶シリコンパタ
ーンを拡散源とするボロンの熱拡散を行なう。これによ
って、パーティカルＮＰＮトランジスタのＮ＋型エミッ
タ領１＊４７およびＰ４型外部ベース領域４８、Ｉ”Ｌ
における二つの出力トランジスタのＮ９型コレクタ領域
４９１．４９２及びＰ＋型の外部ベース領域５０１．５
０２を形成する（第１図（Ｊ）図示）。

（１１）　　次に、コンタクトホールの開孔、アルミニ
ウム系メタル配線材料膜の蒸着およびパターンニングを
行ない、メタル配線パターン５１〜５４を形成して装置
を完成させる。５０はパーティカルＮＰＮトランジスタ
のベース端子、５１はパーティカルＮＰＮトランジスタ
のコレクタ端子である。また、５３はＩ”Ｌのインジェ
クタ端子、５４は１２Ｌの共通入力配線である（第１図
（Ｋ）図示）。

なお、パーティカルＮＰＮトランジスタのエミッタメタ
ル配線は第１図（Ｋ＞中に図示されていないが、第３図
のパターン平面図に示すように、前記ポリサイドによる
エミッタ電極パターン３２は多結晶シリコン層のベース
電極パターン４０下から埋め込み酸化膜上に引出され、
該引出された部分の上にコンタクトしたメタル配線が形
成される。

上記実施例の製造方法による効果を説明すれば次の通り
である。

第一に、上記実施例の方法ではオーバーロコス方式で形
成された多結晶シリコン層のベース電極パターン４０，
４１１，４１２を拡散源として外部ベース領域４８，５
０１，５０２を形成しているため、パーティカルＮＰＮ
トランジスタのエミッタ／ベース間距離、並びに１２１
における出力トランジスタのコレクタ／外部ベース間距
離を耐圧限界まで縮小することができる。即ち、第４図
は第１図（Ｋ）におけるパーティカルＮＰＮトランジス
タ部分の拡大図であるが、図中Ｎ＋型エミッタ領域４７
およびＰ＋型外部ベース領′ｒ１１．４８は夫々の電極
パターン３２．４０を拡散源とし“て自己整合で形成さ
れる。このため、従来のように外部ベース領域を形成す
るための拡散窓を開孔する際のマスク合せ余裕を必要と
しない。従って、両者間の距離はポリサイドエミッタ電
極パターン３２の側壁に形成されたプラズマＣＶＤ−８
ｉ０２膜の膜厚と、拡散条件によって耐圧限界の許容範
囲内で可能な限り縮小することができる。その結果、ベ
ース抵抗が顕著に低減されて高速動作特性の向上が図ら
れる。これは１２１部分についても同様である。

第二の効果として、上記実施例の製造方法ではメタル配
線の所謂電極の突抜けによるコレクタ／ベース接合の破
壊を防止することができる。即ち、従来の製造方法では
アルミニウム系金属によるベース電極を外部ベース領域
に直接コンタクトさせでいたため、金属のマイグレーシ
ョンによる接合破壊が生じていた。これに対して上記実
施例の製造方法では、メタルによるベース電極配線５１
と外部ベース領域４８との間に多結晶シリコンによる電
極パターン４０が介在するから、金属のエピタキシャル
層中へのマイグレーションが防止される。Ｉ”１部分に
ついても同様である。

第三の効果としては、上記実施例ではエミッタ領域の寸
法を露光装置の限界まで小さくでき、素子ディメンジョ
ンの縮小による高速性の向上を図ることができる。これ
はベース電極を上記のような構造で形成することに伴い
、ポリサイドによるエミッタ電極パターン３２に対する
メタル配線のコンタクトを、接合容量に関係しないフィ
ールド酸化膜上で形成しているからである。　　　　　
　　　　１次に、本発明における活性ベース領域の形成
に関する他の実施例を説明する。

その第一は、上記実施例において第１図（Ｆ）の段階で
多結晶シリコン層２９を形成した後、その上からボロン
をイオン注入することにより活性ベース領域２７．２８
ｓ　、２８２を形成する方法である。この方法では、多
結晶シリコン層２９の膜厚調整により浅い拡散形成が容
易化すると共に、インプラダメージの緩衝膜となり得る
。従って、この方法によれば活性ベース領域２７，２８
１゜２８２の拡散深さをより浅く且つ精密に制御して形
成することができる。

第二の方法は、上記実施例でＮＰＮトランジスタのＮ＋
型エミッタ領域４７および１２ＬのＮ＋型コレクタ領域
４９１．４９２の拡散源として用いるポリサイド膜に、
砒素だけでなくボロンをドープし、エミッタ／１２　Ｌ
コレクタの形成と同時に活性ベースのためのボロンを拡
散するものである。この方法単独で活性ベース領域を形
成することも可能であるが、上記実施例のように先に活
性ベース領域を形成しておく方法と併用することもでき
る。当然ながら、この何れの場合にもトランジスタの拡
散プロファイルは上記実施例の場合とは異なったものに
なる。夫々の場合の拡散プロファイルを第５図（Ａ）（
Ｂ）（Ｃ）に示す。

第５１ｇ（Ａ）は上記実施例のように予め活性ベース領
域を形成しておき、ポリサイドパターンからは砒素のみ
を拡散した場合、第５図（Ｂ）は予め活性ベース領域を
形成しておき且つポリサイドパターンから砒素と共にボ
ロンを拡散した場合、第５図（Ｃ）は予め活性ベース領
域を形成することなく、ポリサイドパターンから砒素と
共に拡散されるボロンだけで活性ベース領域を形成した
場合の拡散プロファイルを夫々示している。同図（Ａ）
の場合、プロファイルの制御性に優れてはいるが極めて
浅いベース接合、例えば０．２−以下の望ましい活性ベ
ース領域を形成するのは困難である。逆に、同図（Ｃ）
の場合は拡散プロファイルの制御は困Ｎ（ポリサイドへ
の注入量のｉｌｌ　ｔｌｌ自体が難しい）であるが、高
速動作特性を得る上で望ましい極めて浅いベース接合を
容易に実現することができる。これに対して同図（Ｂ）
の場合には、予め形成しておいた活性ベース領域の存在
でプロファイルの良好な制御性を維持しつつ、ボリサイ
ドからのボロンの拡散により表面付近における二重拡散
のプロファイルの安定性を得、且つ砒素の拡散を制卿し
てエミッタ拡散がベース拡散層を突抜けるのを防止する
効果が得られる。従って、これら三種類のうちの何れを
採用するかは装置に要求される具体的な特性によって適
宜選択すればよい。

なお、上記第１図（Ａ）〜（Ｋ）の実施例の変形例とし
て、素子分離までの工程（同図（Ａ）〜（Ｄ））の代り
に次の方法を用いてもよい。即ち、Ｐ型シリコン基板表
面に分離されたＮ＋型型埋領領域１２１１２２として形
成するのではなく、基板全表面にＮ＋型型埋領領域１２
′形成する。次いで全面にＮ型エピタキシャル９９３７
層１３を形成した後、パーティカルＮＰＮトランジスタ
部分と１２膜部分とを分離する深い凹溝（通称トレンチ
）を前記Ｎゝ型型埋領領域２′よりも深く形成し、Ｎ＋
型型埋領領域１２′パーティカルＮＰＮトランジスタ用
の部分１２′１とＩ”Ｌ用の部分１２′２とに分離する
。続いて該トレンチの溝底からボロンをドープしてＰ＋
型アイソレーション拡散層１６を形成した後、トレンチ
の溝壁表面に薄い熱酸化膜を形成し、更にトレンチ内に
多結晶シリコン層等２２′を埋め込む。その後は上記実
施例の場合と同様にして選択酸化を行ない、フィールド
酸化層２２および分離酸化１１！２３゜２３′を形成す
る。第６図はこの方法で素子分離した後、上記実施例と
全く同じプロセスで製造されたバイポーラ型半導体装置
のパーティカルＮＰＮトランジスタ部分を示す断面図で
ある。

〔発明の効果〕

以上詳述したように、本発明の製造方法によれば露光装
置の解像度等に依存することなく、製造プロセスの改良
でバイポーラ型半導体装置における素子寸法、特に外部
ベース／エミッタ間の距離やベース領域の全面積を縮小
してベース抵抗および容量を低減し、高速動作特性を向
上できる等、顕著な効果が得られるものである。

【図面の簡単な説明】

第１図（Ａ）〜（Ｋ）は本発明によるバイボー来のパー
ティカルＮＰＮトランジスタの一例を示すパターン平面
図であり、同図（Ｂ）はそのＢ−ＳＳ＊に沿う断面図、
第３図は第１図（Ａ）〜（Ｋ）の実施例により製造され
たバイポーラ型半導体装置におけるパーティカルＮＰＮ
トランジスタ部分の一部を示すパターン平面図、第４図
は第１図（Ａ）〜（Ｋ）の実施例により製造されたバイ
ポーラ型半導体装置におけるパーティカルＮＰＮトラン
ジスタ部分を拡大して示す断面図、第５図（Ａ）は第１
図（Ａ）〜（Ｋ）の実施例により製造されたパーティカ
ルＮＰＮトランジスタ部分の拡散プロファイルを示す線
図であり、同図（Ｂ）及び（Ｃ）は本発明の他の実施例
における同様の拡散プロファイルを示す線図、第６図は
第１図（Ａ）〜（Ｋ）の実施例とは異なった素子分離法
を用いて製造されたバイポーラ型半導体装置におけるパ
ーティカルＮＰＮトランジスタ部分を示す断９面図であ
る。 １１・・・Ｐ型シリコン基板、１２１．１２２・・・Ｎ
＋型型埋領領域１３・・・Ｎ型エピタキシャルシリコン
層、１４．１７・・・熱酸化膜、１５・・・ＢＳＧ膜、
１６・・・Ｐ＋型アインレーション拡散層、１８・・・
ＰＳＧｌｉ、１９・・・Ｎ＋＋コレクタ取出し領域、２
０・・・バッファー酸化膜、２１・・・シリコン窒化膜
（耐酸化性膜）、２２・・・フィールド酸化層、２３１
．２３２・・・分離酸化膜、２４・・・薄い熱酸化膜、
２５・・・Ｐ＋型インジェクタ領域、２６・・・インジ
ェクショントランジスタのＰ＋型コレクタ領域、２７．
２８ｓ　、２８２・・・Ｐ−型活性ベース領域、２９・
・・多結晶シリコン層、３ｏ・・・高融点金属シリサイ
ド層、３１　・・・ＣＶＤ−８ｉ　０２膜、３２゜３３
．３４１，３４２．３５，３６．３７・・・ポリ　　　
　　１サイドパターン、３８・・・プラズマＣ０Ｖ−８
ｉＯ２躾、３９・・・多結晶シリコン層、４０゜４１１
．４１２，４３．４４・・・多結晶シリコンパターン、
４５．４６・・・層間絶縁膜、４７・・・Ｎ＋＋エミッ
タ領域、４８．５０１．５０２　・・・Ｐ＋型外部ベー
ス領域、４１・・・Ｐ＋型インジェクタ領域、４２・・
・Ｎ＋型エミッタ領域、４９１．４９２・・・Ｎ＋型コ
レクタ領域、５１．５２．５３．５４・・・金属配線層

Claims (10)

【特許請求の範囲】
1. （１）第一導電型の半導体層に選択的にフィールド絶縁
   膜を形成することにより該フィールド絶縁膜で囲まれた
   第一導電型半導体領域を分離する工程と、該第一導電型
   半導体層領域に第二導電型不純物をドープすることによ
   り第二導電型の活性ベース領域を形成する工程と、該活
   性ベース領域の一部に接すると共に少なくとも一端が前
   記フィールド絶縁膜上に引出され、且つ第一導電型不純
   物を含む電極材料層パターンを形成する工程と、該電極
   材料層の頂面および側面を覆う絶縁膜を形成する工程と
   、該絶縁膜を介して前記電極材料層パターン上を交差し
   且つその両側で前記活性ベース領域表面に接した第二導
   電型不純物を含むベース電極パターンを形成する工程と
   、前記電極材料層パターンを拡散源として前記活性ベー
   ス領域内に第一導電型不純物を拡散し、第一導電型不純
   物領域を形成する工程と、前記ベース電極パターンを拡
   散源として前記活性ベース領域内に第二導電型不純物を
   拡散することにより、前記第一導電型不純物領域から離
   間した第二導電型の高濃度外部ベース領域を形成する工
   程とを具備したことを特徴とするバイポーラ型半導体装
   置の製造方法。
2. （２）前記第一導電型半導体領域がバーティカルバイポ
   ーラトランジスタのコレクタ領域であり、前記第一導電
   型不純物領域がバーティカルバイポーラトランジスタの
   エミッタ領域であることを特徴とする特許請求の範囲第
   １項記載のバイポーラ型半導体装置の製造方法。
3. （３）前記第一導電型半導体領域がＩ＾２Ｌを構成する
   出力トランジスタのエミッタ領域であり、前記第一導電
   型不純物領域がこの出力トランジスタのコレクタ領域で
   あることを特徴とする特許請求の範囲第１項記載のバイ
   ポーラ型半導体装置の製造方法。
4. （４）前記第一導電型不純物を含む電極材料層パターン
   として、第一導電型不純物を含む多結晶シリコン層、ポ
   リサイド層または第一導電型不純物を含む多結晶シリコ
   ン層表面に高融点金属膜を張付けた積層膜を用いること
   を特徴とする特許請求の範囲第１項、第２項または第３
   項記載のバイポーラ型半導体装置の製造方法。
5. （５）前記ベース電極パターンとして、第二導電型不純
   物を含む多結晶シリコン層、ポリサイド層または第二導
   電型不純物を含む多結晶シリコン層表面に高融点金属膜
   を張付けた積層膜を用いたことを特徴とする第１項、第
   ２項または第３項記載のバイポーラ型半導体装置の製造
   方法。
6. （６）前記ベース電極が前記フィールド絶縁膜上まで覆
   うように形成されていることを特徴とする特許請求の範
   囲第１〜第５項のうち何れか１項記載のバイポーラ型半
   導体装置の製造方法。
7. （７）前記第一導電型不純物を含む電極材料層パターン
   中に、第一導電型不純物よりも拡散係数の大きい第二導
   電型不純物をも含ませ、この電極材料層パターンを拡散
   源として前記活性ベース領域内に第一導電型不純物を拡
   散することにより第一導電型不純物領域を形成する際に
   、前記第二導電型不純物をも同時に拡散させることを特
   徴とする特許請求の範囲第１項〜第６項のうち何れか１
   項記載のバイポーラ型半導体装置の製造方法。
8. （８）第一導電型の半導体層に選択的にフィールド絶縁
   膜を形成することにより該フィールド絶縁膜で囲まれた
   第一導電型半導体領域を分離する工程と、該第一導電型
   半導体層領域の一部に接すると共に少なくとも一端が前
   記フィールド絶縁膜上に引出され、且つ第一導電型不純
   物および該第一導電型不純物よりも拡散係数の大きい第
   二導電型不純物を含む電極材料層パターンを形成する工
   程と、該電極材料層の頂面および側面を覆う絶縁膜を形
   成する工程と、該絶縁膜を介して前記電極材料層パター
   ン上を交差し且つその両側で前記第一導電型半導体層領
   域表面に接した第二導電型不純物を含むベース電極パタ
   ーンを形成する工程と、前記電極材料層パターンを拡散
   源として前記第一導電型半導体層領域内に第一導電型不
   純物および第二導電型不純物を拡散し、第二導電型の活
   性ベース領域および該活性ベース領域内の第一導電型不
   純物領域を形成する工程と、前記ベース電極パターンを
   拡散源として前記活性ベース領域内に第二導電型不純物
   を拡散することにより、前記第一導電型不純物領域から
   離間し且つ前記活性ベース領域に接した第二導電型の高
   濃度外部ベース領域を形成する工程とを具備したことを
   特徴とするバイポーラ型半導体装置の製造方法。
9. （９）前記第一導電型半導体領域がバーティカルバイポ
   ーラトランジスタのコレクタ領域であり、前記第一導電
   型不純物領域がバーティカルバイポーラトランジスタの
   エミッタ領域であることを特徴とする特許請求の範囲第
   ８項記載のバイポーラ型半導体装置の製造方法。
10. （１０）前記第一導電型半導体領域がＩ＾２Ｌを構成す
    る出力トランジスタのエミッタ領域であり、前記第一導
    電型不純物領域がこの出力トランジスタのコレクタ領域
    であることを特徴とする特許請求の範囲第８項記載のバ
    イポーラ型半導体装置の製造方法。