JPS61219220A

JPS61219220A - Ｄ／ａ変換器

Info

Publication number: JPS61219220A
Application number: JP6045885A
Authority: JP
Inventors: Takayuki Kadaka; 孝之香高; Toshiyuki Takahashi; 俊行高橋; Katsuhiko Ishida; 勝彦石田
Original assignee: Nippon Gakki Co Ltd
Current assignee: Nippon Gakki Co Ltd
Priority date: 1985-03-25
Filing date: 1985-03-25
Publication date: 1986-09-29

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔成業上の利用分野〕この発明は、デジタル信号をアナログ信号に変換するＤ
　／　Ａ変換器に係り、特に基準電圧をデジタル（ロ）
路光の電圧とは別個に設定でき、かつ高い￥′ｓ丸を実
現することのできるＤ／Ａ変換器に関する。

〔従来の技術〕

弟３図は、従来の電圧ＩＡＡ勤梯子ＭＲ−２ＲＤ／Ａ変
換器の第１構成例を示すｕ略図でるる（参考文献；祐如
他二「ディジタル（Ｉｌ２Ｉ路Ｊ，Ｐ２１８。

並業図誓（昭和５５年））、この図において、ｌは，抵
抗値かＲ，２Ｒの抵抗を梯子状に接続してなる変換部で
ある。この父挨部１のＮ憫の入力端２−１（１＝０．ｌ
、２・・・Ｎ−１）には、インバータ３−１を介して、
Ｎビットのデジタル入刃傷＋ｊＢ１か供給され、叢挨部
ｌの出力端４からは、２迅紅５１１−１　　ｓ腕−１・
・・Ｓｏに比例する出力電圧ｖ０か得られるようになっ
ている。そして、この出力電圧■ｏは、インバータ３−
１の出力電圧によって規定される８、ｊなわち、インバ
ータ３−１の電源電圧がＤ　／　Ａ変換器の基準電圧と
なる。

ところで、上ｔｉｃインバータ３−１は一般に、デジタ
ル回路系σ）ｔｌＬ源によって動作するようになってい
るので、Ｄ　／　Ａ変換器の基準電圧をデジタル［ｇ＋
路系の電源電圧と別個に設定したい場ｅＫは、上記Ｄ／
’Ａ変換器を使用することができないという間組かめっ
た。

ｗ、４図は、このような不都合を解決するために提案さ
れた従来のｖ　／　Ａ変換器の構成例を示す回路図であ
る。この図において、５−１は、１対のＭＯＳＦＥＴ−
ＴＩ　、Ｔｌとインバータ丁ＮＴとからなるスイッチン
グ回路である。上記ＭＯＳＦＥＴ・ＴＩ　、Ｔｌの各一
端は入力端２−１に共通接続される一方、ＭＯＳＦＥＴ
　−Ｔ　ｌの他端はＴｏ基準亀圧Ｖｒｅｆｈ　　に接続
され、ＭＯ８Ｆ’Ｅ’ｒ　−７２の他端は低基準を圧Ｖ
ｒｅｆｌに接続されている。、マた、ＭＯＳＦＥＴ　−
ＴＩのゲートにはデジタル信号Ｓ１か右ｕ」され、ＭＯ
８ＦＩＣ’ｒ　−Ｔ　２のゲートにはインバータＴＮＴ
を介してデジタｆｉ／信号Ｓ１か供給されている。

このような構成において、デジタル信号８１（１）”ｌ
”に対応する電圧をＭＤＩ）　（ただし、Ｖｎｎはデジ
タル回路系の電源電圧で例えはｌ　２ｖ）、１０”に対
応する電圧をＯｖ、；に３基準亀圧ｖｒ＊ｆｈおよび低
ＩＩＳ準′亀圧Ｖｒ＋ｅｆｔを、例えばｔＯＶおよびＯ
ｖとすると、上記Ｄ／Ａ変換器は次のように作動する。

ます、上記ＭＯ８Ｆ］ｌｉＴ　−Ｔｌ　、Ｔｌか共にｎ
チャネルの場合は、ゲート・ソース間電圧Ｖｅｉｌが正
のときにオンとなるから、デジタル信号ｓ１が”１”の
ときにはＭＯＳＦＥＴ　−ＴＩか、１０”のときにはＭ
ＯＳＦＥＴ　−７２か各々オンとなり、高＊＊１１圧ｖ
ｒ＠ｆｈまたは低基準電圧Ｖｒｅｆｔが入力端子２−１
に供給される。そして、オンのときのＭＯ８ＦＥｉＴ　
−ＴＩおよびＴｌのゲート・ソース間電圧Ｖｏｓは各々
、Ｖｏｗ　＝　ＶＩＩＤ　−Ｖｒｓｒｈ　＝　２　Ｖ　　
”＝・・”・・’　　（ＩＪＶａａ　＝　Ｖｂｎ　−Ｖ
ｒｅｆｔ＝　ｌ　２　Ｖ　　・・−”・（２１となる。

一方、ＭＯＥ３ＦＥＴ−ＴＩ　、Ｔｌか共にｐチャネル
のときには、ゲート・ソース間電圧Ｗａｇか負のときに
オンとなるから、上とは逆に、デジタｆｉ／＠勺８１か
ｌ”のときにはＭＯ８Ｆ’ＥＴ　−Ｔｌが、１０”のと
きにはＭＯＳＦＥＴ　−ＴＩか各々オンとなり、そのと
きのＭＯ日ＰＩＴ　−ＴＩおよびＴｌのケート・ソース
間電圧ｖＧＨは各々、Ｖｏｓ　＝　−Ｖｒｓｒｈ　＝　　１０　ｖ−−−・・
・１３１Ｖｏｓ　””　−Ｖｒ＊ｒｔ＝　ＯＶ　　　・
・・・・・・・・・・・・・・・・　（４）となる。

〔発明か解決しようとする問題点〕

ところで、上述した従来のＤ／Ａ変換器においては、ベ
アＦＥＴのオン時のゲート・ソース間電圧Ｖｏｔｒか（
１）〜（４）式で与えられるように、大幅に異なってい
るため、オン抵抗が相異し、出力電圧ｖ０に悪影響を与
えるという問題があった。

例えば、ｎチャネルＭＯＳＦＥＴ−ＴＩ、Ｔｌでベアを
組んだ場合、オン時のゲート・ソース間電圧Ｖｉａは（
１１、（２１式で与えられるように、２ｖと１２Ｖとい
う値となる。そして、ＭＯ８７ＫＴ　　Ｔ　１　。

Ｔｌのドレイン電流Ｔｖｔｔは第５図に示すように、ゲ
ート・ソース間電圧ＶＧＩか上るにつれて上昇するから
、上記ＴＩ、Ｔ２０オン抵抗はＶｉａが上るにつれて低
下する５従り℃、（１）　、　（２１式より、ＭＯＳＦ
ＥＴ　−Ｔ　Ｉのオン抵抗は高く、Ｔｌのオン抵抗は低
くなり、出力電圧ｖ０のｆｆ［の悪化を招くことになる
。

この発明は、このような背景の下になされたもので、ベ
アＰＥＴのオン抵抗を低い値に揃えることによって、ａ
度の向上を図ったＤ／ＡＫ換器を提供することを目的と
する。

〔問題点を解決するための手段〕

上記問題点を解決するために、この発明は、高基準電圧
源に接続されているＭＯＳＦＥＴをｐチャネルとする一
方、低基準電圧源に接続されているＭＯＳＦＥＴをｎチ
ャネルとし、これらのゲートにデジタル化＋ｊｓｉ　　
（またはその反転信号Ｓｔ　　）を供給することを要旨
とする（第１０）構成）、。

また、電源端が基準電圧源Ｖｒ＊ｔｂおよびＶｒｅｆｔ
に接続された０ＭＯ８インバータの出力端を上記各ＭＯ
８７ＩＴのゲートに接続し、該ＣＭＯＳ　　インバータ
を介して各ＭＯＳＦＥＴにデジタ／Ｌ／信号８１を供給
することを特徴とする（第２の構成）。

〔作用〕

上記ｗＪｌの構成によれは、高基準電圧源に接続された
ｐテヤネ＃ＭＯ８ＦＩＣＴは、ゲート電位がＯＶのとき
にオンとなり、そのときのゲート・ソース間ｔＢ：Ｖｏ
　ｓは、Ｙｅｓ＝Ｖｒ＠ｔｂ　　　”””−””’°　（５）と
なる、また、低基準電圧源に接続されたｎチャネルＭＯ
８ＦＩＣＴは、ゲート電位かＶＤＤのときオンとなり、
そのときのゲート・ソース間電圧Ｙｅｓは、ＶＧａ　＝
　ＶＤＤ　−Ｖｒｍｔｌ　　・・・・・・・・・・・・
・・・・・　（６）トナル０　　従って１例えば、ＶＩ
Ｉｎ　＝　ｌ　２　Ｖ、Ｖｒ＊ｔｂ＝ｌＯｖ、ｖｒ、ｆ
ｔ＝Ｏｖとすれは、上記（５）　、　（６ｉ式の電圧Ｖ
Ｇ８は各々、−ｔｏｙ、ｔ２ｙとなり、オン抵抗は共に
低い値となり、かつ略一致する。

−万、上記泥２の構成によれば、高基準−庄原に接続さ
れたｐチャネルＭＯＳＦＥＴは、ゲーｔｔｔｔ位が低基
準電圧Ｖｒ＊ｆｔのときにオンとなり、そのときのケー
ト・ソース間電圧Ｖａｎは、Ｖｏｓ　＝　Ｖｒｅｆｔ　
−Ｖｒｅｒｈ　　””””””　　”となる。また、低
基準電圧源に接続されたｎチャネルＭＯＳＦＥＴは、ゲ
ートｌｉｔ位が高基準電圧Ｖｒｓｆｈのときにオンとな
り、そのときのゲート・ソース間を圧Ｖｏｓは、Ｙｅｓ　＝　Ｖｒｅｒｈ　−ｖｒａｆｔ　　・・・・・
−・（８）となる。従って、両ＭＯＳＦＥＴのゲート・
ソース間電圧Ｖｏｓの絶対値が等しくなり、その値も大
きいのでオン抵抗か低い値で一致し、理想的なベア特性
か得られる。

〔実施例〕

以下、図面を参照して本発明の実施例を説明する。

ｈ１図は、本発明の第１実施例によるＤ　／　Ａ変換器
の構成を示す回路図である。この図において、６−１は
スイッチング回路である。スイッチング回路６−１は、
変換部ｌの入力端２−１と為基準電圧Ｗｒａｔｈとの間
に接続されたｐチャネルＭＯＳＦＥＴ　−Ｔ３と、入力
端２−１と低基準電圧Ｖｒ＊ｔＬとの間に接続されたｎ
チャネｆｉ／ＭＯ８Ｆ’１ｌｉＴ・Ｔ４とからなり、こ
れらＭＯＳＦＥＴ　−７３，Ｔ４０ゲートが共通接続さ
れインバータ３−１の出力端に接続されている。また、
インバータ３−１の入力端にデジタル信号Ｓ１か供給さ
れている。

このような構成によれは、デジタル信号Ｓ１がｌ”のと
きには、ＭＯ８ＦＩＩ：Ｔ−Ｔ３　、Ｔ４のゲート電位
かＯＶとなり、ＭＯＳＦＥＴ　−７３がオン、Ｔ４がオ
フとなる。そしてＭＯＳＦＥＴ　−Ｔ３のゲート・ソー
ス間電圧ＶＣＳは（５）式で与えられる。一方、テジタ
／Ｉ／信号Ｓ１が′Ｏ′′のときには、ＭＯＳＦＥＴ−
Ｔ３．Ｔ４のゲート電位がＶＤＤ　（例えは１２ｖ）と
なり、ＭＯＥＩＦＥＴ　−Ｔ４かオン。

Ｔ３がオフとなる。そしてＭＯＳＦＥＴ　−７４のゲー
ト・ソース間電圧ＶＯＳは（６）式で与えられる。この
結果、すでに作用の欄で述べたように、ＭＯＳＦＥＴ・
Ｔ３．Ｔ４０オン抵抗は共に低い値となり、略−牧する
。

次に、第２図は、本発明のｆＩＳ２実施例によるスイッ
チング回路６−１とＣＭＯＢ　　インバータ７−１との
接続を示す回路図である。前記０ＭＯ８インバータ７−
１は、ｐチャネメ／ＭＯＳＦＥＴ　−Ｔ５とｎテヤネ／
Ｉ／ＭＯＳＦＥＴ　”　Ｔ６とを直列接続してなるもの
で、その電源端が基準電圧ＶｒｅｒｈおよびＶｒｅｆｔ
に各々接続されるとともに、その出力端がＭＯＳＦＥＴ
　−Ｔ　３　、Ｔ４０ゲートに接続されている。そして
、０ＭＯ８インバータ７−１の入力端にデジタル信号８
１が供給されている。

このような構成によれば、デジタル信号Ｓ１か１″のと
きには、０ＭＯ８イ／バータフ−１の出力が低基準電圧
Ｖｒ＊ｆｔとなり、ＭＯＳＦＥＴ−７３かオン、Ｔ４が
オフとなる。そして、ＭＯＳＦＥＴ・Ｔ３のゲート・ソ
ース間電圧Ｖｏｗは（力式で与えられる。−万、デジタ
ル信号Ｓ１が＠０”のときには、ＣＭＯＢ　　インバー
タ７−１の出力が高基準電圧’Ｉｒｍｔｂとなり、ＭＯ
ＳＦＥＴ　−Ｔ３がオフ、Ｔ４かオンとなる。そして、
ＭＯ８１ＦＥｉＴ　−Ｔ４のゲート・ソース間電圧Ｖｏ
ｔｔは（８）式で与えられる。この結果、ＭＯ８１］：
Ｔ　−Ｔ　３　、τ４のオン抵抗は共に低い値となり、
かつ一致する。

なお、本発明の笑流側で示したスイッチング回路６−１
におけるＭＯＳＦＥＴ　　Ｔ４　、Ｔ３は、１）ｉｔ間
（１と１＋１）で同じである必振はなく、低位１）ｉｔ
程、オン抵抗が倍々となるように構成してもよい。

〔発明の効果〕以上説明したように、この発明は、高基準電圧側のＭＯ
ＳＦＥＴをｐチャネル、低基準電圧側のＭＯＳＦＥＴを
ｎチャネルのＦＩＴとし、これらのオン抵抗か低い値で
一致するように構成したので、ＭＯ８ＦＩ！ｉＴのオン
抵抗に起因する、Ｄ／Ａ変換器の精度の悪化を除去する
ことができる。また、Ｄ／Ａ変換器の基準電圧とデジタ
ル回路系の電源電圧とを分離して別個に設定することか
できる。

【図面の簡単な説明】

第１図は、本発明の第１笑施例によるＤ／Ａ変換器の構
成を示す回路図、第２図は、本発明の第２実施例におけ
るスイッチング回路と０ＭＯ８インバータの接続を示す
回路図、第３図、第４図は従来のＤ／Ａ変換器の構成を
示す一路図、第５図はＭＯＳＦＥＴの電圧−電流特性を
示すグラフであるうｌ・・・変換部、２−１・・・入力端、３−１・・・イ
ンバータ、５−１．６−１・・・スイッチング回路（ス
イッチング手段）。７−１・・・ＣＭＯＢ　　インバー
タ、８１・・・デジタル回路系、Ｖｒｅｆｈ・・・高基
準電圧、Ｖｒｓｆｔ・・・低基準電圧。

Claims

【特許請求の範囲】

（１）抵抗値がＲ、２Ｒの抵抗を梯子状に接続してなる
変換部と、前記変換部の各入力端に接続され、デジタル
回路系から供給されるデジタル信号の“１”／“０”に
応じて前記各入力端を高基準電圧源または低基準電圧源
に切替接続するスイッチング手段とを有してなる電圧駆
動梯子型Ｒ−２ＲＤ／Ａ変換器において、前記各スイッ
チング手段を、前記高基準電圧源と前記入力端との間に
接続されたＰチャネルＭＯＳＦＥＴと、前記低基準電圧
源と前記入力端との間に接続されたｎチャネルＭＯＳＦ
ＥＴとから構成したことを特徴とするＤ／Ａ変換器
（２）前記デジタル回路系と前記各スイッチング手段と
の間にＣＭＯＳインバータを介挿し、該ＣＭＯＳインバ
ータの両端を前記高基準電圧源および低基準電圧源に接
続するとともに、前記ＣＭＯＳインバータの出力端を前
記各ＭＯＳＦＥＴのゲートに接続し、前記ＣＭＯＳイン
バータの入力端に前記デジタル信号を供給するように構
成したことを特徴とする特許請求の範囲第１項記載のＤ
／Ａ変換器。