JPS61218364A - スイツチング電源 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、主として、フォワード、コンバータ方式のス
イッチング電源に関し、変換用変圧器の巻線にフライバ
ック電圧が生じている間、スイッチング素子のオン動作
を禁止することにより、デユーティをフライバック電圧
に応じて自動的に変化させ、広範囲なデユーティコント
ロールを可能にし、変圧器を、直流重畳による磁気飽和
を起こさせることなく、最大限に利用できるようにした
ものである。

従来の技術 第４図はフォワード、コンバータ方式のスイッチング電
源の一般的な回路構成を示す図で、変換用変圧器ＴＩの
巻線Ｎ１に接続されたスイッチング素子Ｑ１を、起動回
路ｌによって起動させた後、変圧器ＴＩの巻線Ｎ３を利
用した補助電源回路によりパルス幅制御回路で成る制御
回路３を動作させ、出力検出信号に基づいて制御回路３
から駆動回路２に制御信号を与え、この駆動回路２によ
ってスイッチング素子Ｑ１をスイッチングさせるように
なっている。４は商用交流電源を整流平滑化して得られ
る直流電源である。

上述のスイッチング素子Ｑ＋　のスイッチング動作によ
り、電源４から変換用変圧器ＴＩの巻線Ｎ１を通して与
えられる直流人力Ｖｉｎがスイッチングされ、そのスイ
ッチング出力が、変圧器Ｔ１の＠線Ｎ１から巻線Ｎｚ側
に伝送ごれる。Ｄ線Ｎ２側では、スイッチング素子Ｑ１
のオン期間に　、ダイオードＤ１を通して、また、オフ
期間にはチョークコイルＬ１に蓄積されたエネルギーを
ダイオードＤ２を通して整流し、コンデンサＣ１で平滑
して直流Ｖｏを出力する。

制御回路３は三角波発振器やコンパレータ等を備えたパ
ルス幅制御回路として構成され、駆動回路２を通してス
イッチング素子Ｑ＋　にパルス幅制御信号を与え、この
信号によってスイッチング素子Ｑ１のデユーティ比を制
御することにより、所定の出力を得るようになっている
。例えば第５図（ａ）に示すように、三角波発振器の三
角波用力Ｅａと、出力電圧検出信号Ｅｏとを比較して、
第５図（Ｂ）に示すようなオン幅Ｔｏｎ、オフ幅Ｔｏｆ
のパルス幅変調信号を作り、これを駆動回路２を通して
スイッチング素子Ｑ＋　に与えることにより、出力Ｖｏ
が一定となるように制御するのである。

また、制御回路３にはスイッチング素子Ｑ１の最大オン
＠Ｔ　ｏｎ、ｍａｘを定める最大デユーティ設定回路が
設けられている。最大オン幅Ｔｏｎ、ｍａｘは、入力電
圧変動や温度変動等の外的要件の最悪条件を考慮し、そ
の最悪条件によっても変換用変圧器ＴＩが磁気飽和を起
さず、しかもオフ時間Ｔ　ｏ　ｆ　ｆ内に、励磁された
変換用変圧器Ｔ１がリセットできるという条件を考慮し
て設定される。通常のスイッチング電源では、最大オン
幅Ｔｏｎ、ｍａｘは４０〜５０％の固定された値に設定
される。この制御回路３は集積回路として構成されたも
のを使用するのが普通である。

発明が解決しようとする問題点 上述したように、従来のスイッチング電源は、制御回路
３として、最大オン幅Ｔｏｎ、ｍａｘが４０〜５０％の
固定された値に設定されている集積回路を使用していた
ので、最大デユーティを可変調整することができなかっ
た。ところが、通常のスイッチング動作においては、ス
イッチング素子Ｑ１のオン幅Ｔｏｎが、最大オン幅Ｔ　
ｏｎ、ｍａｘより短いのが普通であり、最大オン幅Ｔｏ
ｎ’、ｍａｘとの関係で定められたオフ幅Ｔ　ｏｆｆよ
りも短い時間内に、変圧器Ｔ１がリセットされるのが普
”通である。このため、殆どの場合、変圧器Ｔ１がリセ
ットされていて次のオンサイクルに入れる状態にあるに
も拘わらず、スイッチング素子Ｑ＋がオフの状態に保た
れたままになるという問題点があった。

また、入力電圧や温度が予め予想した設計値を越えて変
動した場合には、最大デユーティ設定が使用状態に適合
しない状態となり、最悪の場合には直流重畳を起こして
、磁気飽和を生じてしまう危険性もあった。

問題点を解決するための手段 上述する技術的問題点を解決するため、本発明は、変圧
器を通して％えられる直流入力をスイッチング素子でス
イッチングし、そのスイッチング出力を前記変圧器を通
して取出し、整流平滑して出力するスイッチング電源に
おいて、前記スイ。

チング素子のオフ期間に前記変圧器の巻線に生じるフラ
イバック電圧を検出し、その検出信号により、前記フラ
イバック電圧が所定値以−ヒである間、前記スイッチン
グ素子のスイッチング動作を禁止する回路を有すること
を特徴とする。

作用 上述のように、本発明に係るスイッチング電源は、変換
用変圧器の巻線にフライ／ヘッダ電圧が生じている間、
スイッチング素子のオン動作を禁止する回路構成とした
ので、デユーティをフライバック電圧に応じて自動的に
変化させ、広範囲なデユーティコントロールを可能にし
、変圧器を、直流重畳による磁気飽和を起こさせること
なく、最大限に利用できる。

実施例 第１図は本発明に係るスイッチング電源の電気回路図で
ある。図において、第４図と同一の参照符号は同一性あ
る構成部分を示している。この実施例では、スイッチン
グ素子Ｑ１のオフ期間に変圧器Ｔに生しるフライバック
電圧Ｅｆを、巻線Ｎ４及び検出回路５で検出し、検出回
路５の出力によって、フライバック電圧Ｅｆ−が所定値
以上である間、スイッチング素子Ｑ１のオン動作を禁止
するように、駆動回路２を制御するようになっている。

フライバック電圧Ｅｆは、独立する巻線Ｎ４ではなく、
主巻線Ｎｌ　、Ｎ２　を利用して検出することもできる
。

フライバック電圧Ｅｆが出ている間は、変圧器Ｔ１のリ
セット中であり、この間にスイッチング素子Ｑ１をオン
させると、直流重畳による磁気飽和を招く。そこで、本
発明においては、フライバック電圧がある値以上にある
間は、スイッチング素子Ｑ１のオン動作を禁止する。

そして、フライバック電圧Ｅｆが消滅した場合には、変
圧器Ｔ１のリセットが終了したことを意味するから、こ
の段階でスイッチング素子Ｑ１のオフ拘束を解き、駆動
回路２によってオンに移行させる。従って、デユーティ
がフライバック電圧Ｅｆに応じて自動的に制御されるこ
とになるから、広範囲なデユーティコントロールを可能
にし、変換用変圧器を、直流重畳による磁気飽和を起こ
させることなく、最大限に利用できる。

しかも、入力変動や温度変動等のような、フライバック
電圧Ｅｆを変化させる外的変動に対しても、その変動に
応じて最大デユーティが自動的に調整される。

第２図は本発明に係るスイッチング電源の更に具体的な
実施例における電気回路図である。図において、Ｑ＋＋
及びＱ１０は電界効果トランジスタでなるメインのスイ
ッチング素子であり、これらのスイッチング素子Ｑｙ＋
＋及びＱ１０は、変換用変圧器Ｔ１の巻線Ｎ１を間に挟
んで直列に接続し、電源ライン（イ）と電源ライン（ロ
）との間に接続しである。Ｄ３及びＤ４はダイオードで
ある。

Ｔ２はスイッチング素子Ｑ＋＋及びＱ１０の駆動回路を
構成する駆動用変圧器である。この駆動用変圧器Ｔ２の
巻線Ｎ２２及びＮ２３の両端には、スイッチング素子Ｑ
＋＋及びＱ１０のゲート及びソースを、抵抗Ｒ２及びＲ
４を介してそれぞれ接続しである。Ｒ３及びＲ５はスイ
ッチング素子Ｑ１及びＱ２のゲート、ソース間にそれぞ
れ接続された抵抗である。

Ｑ２は、変圧器Ｔ２と共にスイッチング素子Ｑ＋＋、Ｑ
１０の駆動回路を構成するトランジスタであり、このト
ランジスタＱ２はコレクタを駆動用変圧器Ｔ２の巻線Ｎ
２１に接続し、エミ・ンタを電源ライン（ロ）に接続し
である。Ｉ・ランジスタＱ２のコレクタは、変圧器Ｔ２
の巻線Ｎ２＋を介して、トランジスタＱ３．抵抗（Ｒｔ
ｏ、　Ｒ＋＋）　、ダイオードＤ８．　ツェナーダイオ
ードＺ［ｌＩ及びコンデンサ０２等で構成された定電圧
回路に接続されている。Ｚｎ２はツェナーダイオード、
Ｒ７は抵抗であり、これらはトランジスタＱ２の起動回
路を構成している。Ｄ９〜Ｄ１１はダイオード、Ｒ９は
抵抗である。

トランジスタＱ２のベースと、変圧器Ｔ２の巻線Ｎ２５
（または巻線Ｎ２？）の一端との間には、抵抗Ｒ１及び
コンデンサＣ１の直列回路で構成される帰還回路が接続
されており、この帰還回路Ｒ，，Ｃ，によって、トラン
ジスタＱ２の出力側から□入力側に正帰還をかけ、トラ
ンジスタＱ２と変圧器Ｔ２とによりブロッキング発振回
路を構成しである。

Ｎ４は本発明において重要なフライバック電圧検出用の
巻線である。巻線Ｎ４は、フライバック電圧Ｅｆが（＋
）側となる一端を、電源ライン（ロ）に接続し、（−）
側となる他端を、ダイオードＤ５　、Ｄ６及び抵抗Ｒ６
を介してトランジスタＱ２のベースに接続しである。ダ
イオードＤ５及びＤ６の極性は、巻線Ｎ４に生じるフラ
イバック電圧Ｅｆに対して順方向となる方向に定めであ
る。

Ｔ３は制御回路３からのパルス幅制御信号を、巻線Ｎ３
１側から巻線Ｎ３２側に伝送するパルストランスであり
、巻線Ｎ３２はダイオードＤＩ２及び抵抗Ｒ８を通して
トランジスタＱ２のベースに接続されている。

上記の回路構成において、ツェナーダイオードＺＩ１２
及び抵抗Ｒ７による起動回路を通してトランジスタＱ２
のベースに起動電流が流れ、トランジスタＱ２が少しド
ライブされ、それに対応して、駆動用変圧器Ｔ２の巻線
Ｎ２１を通してコレクタ電流が少し流れる。このため、
変圧器Ｔ２の巻線Ｎ２１に磁束の変化を生じ、巻線Ｎ２
３側に伝送される。巻線Ｎ２３に生じた誘起電圧の一部
は、抵抗Ｒ１及びコンデンサＣＩ　より成る帰還回路を
通って、トランジスタＱ２のベースに正帰還されるので
、トランジスタＱ２が更に強くドライブされる。この正
帰還作用の繰返しにより、トランジスタＱ２が急速にオ
ンする。そして、トランジスタＱ２のオン動作により、
スイッチング素子Ｑ＋＋及びＱｌ２が変圧器Ｔ２の巻線
Ｎ２２及びＮ２３により駆動されて同時にオンとなる。

この後も変圧器Ｔ２には印加電圧と自己のインダクタン
ス等によって決まる励磁電流が流れ続けるが、やがてト
ランジスタＱ２がベータ不足を起し、巻線Ｎ２＋に生じ
る誘起電圧が低下して行く。

このため、巻線Ｎ２２及びＮ２３に生じる誘起電圧も低
下して行き、トランジスタＱ２が急速にオフとなり、ス
イッチング素子Ｑ目、Ｑｌ２もオフとなる。この場合の
最大オン＠Ｔｏｎ、ｍａｘは、抵抗Ｒ１及びコンデンサ
Ｃ１の時定数によって定められる。

上述のようにして、スイッチング素子Ｑ＋＋及びＱｌ２
がオフになると、変圧器Ｔ１の巻線Ｎ４にフライバック
電圧Ｅｆを生じる。巻線Ｎ４に生じるフライバック電圧
Ｅｆは、電源ライン（ロ）を接続した端部側が（＋）、
ダイオードＤ６を接続した端部側が（−）となる極性で
ある。しかも、ダイオードＤ５及びＤ６の極性は１巻線
Ｎ４に生じるフライバック電圧Ｅｆに対して順方向とな
るように定めである。このため、トランジスタＱ２のベ
ース電位がダイオードＤ６　、Ｄ５及び抵抗Ｒ６を通し
て負側に引かれ、トランジスタＱ２はオン信号が入って
もオンできない状態となる。このトランジスタＱ２の逆
バイアスは、フライバック電圧Ｅｆがある値以上である
間、継続する。つまり、トランジスタＱ２はフライバッ
ク電圧Ｅｆが生じている間、オン動作が禁止されるので
ある。

トランジスタＱ２がオンとなり得るのは、フライバック
エネルギーが放出され、フライバック電圧Ｅｆがあるレ
ベル以下になっ−た後である。この状態では、変圧器Ｔ
Ｉのリセットが完了していると見ることができるから、
前述の回路作用によってトランジスタＱ＋がオンし、ス
イッチング素子Ｑ１１．Ｑ１？がオンとなっても、変圧
器Ｔ１が直流重畳及びそれによる磁気飽和を起すことが
ない。

第３図は本発明に係るスイッチング電源の更に別の実施
例における電気回路図を示している。図において、Ｑｌ
は電界効果トランジスタによって構成されたスイッチン
グ素子、Ｎ４はスイッチング素子Ｑ＋　の出力の一部を
巻線Ｎｌ　との結合により、スイッチング素子Ｑ１の入
力側に帰還させる帰還用の巻線である。この巻線Ｎ４は
フライバック電圧Ｅｆを検出する巻線として兼用されて
いる。

Ｑ４は巻線Ｎ４に生じるフライバラ電圧Ｅｆによって順
方向にバイアスされてオンとなるトランシスタ、Ｕ＋ａ
及びＲ１５はトランジスタＱ４のバイアス抵抗である。

Ｑ５はスイッチング素子Ｑ＋　をオフ制御するトランジ
スタである。このトランジスタＱ５のコレクタは抵抗Ｒ
１３を介してスイッチング素子Ｑｙ＋　のゲートに接続
してあり、またエミッタはダイオードＤＩ４を介して巻
線Ｎ４の一端に接続しである。

従って、トランジスタＱ５がオンになると、スイッチン
グ素子Ｑ＋　のゲート電位が低下するので、スイッチン
グ素子Ｑ＋はオフとなる。

また、トランジスタＱ５のベース、エミッタ間には抵抗
Ｒ１８を介してコンデンサＣ５を接続し、コンデン、す
Ｃ５のベース側端部と巻線Ｎ４の一端との間に抵抗Ｒ１
７を接続し、更に、ベースにはトランジスタＱ４のコレ
クタを、抵抗ＲＩ６を介して接続しである。

このトランジスタＱ５は、スイッチング素子Ｑ＋のオン
時には、巻線Ｎ４に生じる誘起電圧により、抵抗ＲＩ７
を通してコンデンサＣ５が充電され、その充電電圧Ｖｃ
５がトランジスタＱ５のべ一ス、エミッタ間電圧Ｖｂｅ
と抵抗Ｒ１８の端子電圧の和より高くなったときにオン
する。また、スイッチング素子Ｑ１がオフになった時に
は、トランジスタＱ４がフライバック電圧Ｅｆによって
オンになっている間、順方向にバイアスされてオンとな
る。

Ｃ６はトランジスタ、Ｚｎ２はツェナーダイオード、Ｒ
２１は抵抗であり、これらは電圧安定化回路を構成する
。ＤＩ４〜ＤＩ６はダイオード、Ｃ３及びＣ４はコンデ
ンサ、ＲＩ９及びＲ２０は抵抗である。

第２図と同一の参照符号は同一性ある構成部分を示す。

次に回路動作について説明する。スイッチング素子Ｑ１
のゲートに起動抵抗Ｒ１２による起動電圧が加わり、変
換用変圧器Ｔ１の巻線Ｎ１を通してドレイン電流が少し
流れる。このため、変圧器Ｔ１の巻線Ｎ１に磁束の変化
を生じ、巻線Ｎ、側から巻線Ｎ４側に伝送され、巻線Ｎ
４からスイッチング素子Ｑ＋　のゲートに正帰還が加わ
り、スイッチング素子Ｑ＋が急速に飽和する。

一方、スイッチング素子Ｑ１のオン動作に伴って、巻線
Ｎ４に生じる誘起電圧により、コンデンサＣ５が抵抗Ｒ
Ｉ７を通して充電され、充電電圧Ｖｃ５がトランジスタ
Ｑ５のベース、エミッタ間電圧Ｖｂｅと抵抗Ｒ１８の端
子電圧の和より高くなったときに、トランジスタＱ５が
オンとなり、スイッチング素子Ｑ１がオフになる。つま
り、スイッチング素子Ｑ＋　のオン幅Ｔｏｎは抵抗Ｒ１
７とコンデンサＣ５との時定数によって決定される。

上述のようにして、スイッチング素子Ｑ１がオフになる
と、変圧器ＴＩ　の巻線Ｎ４にフライバック電圧Ｅｆを
生じる。巻線Ｎ４にフライバック電圧Ｅｆが生じると、
トランジスタＱ４がオンとなり、：・ランジスタＱ５が
順方向にバイアスされ、オン状態となる。トランジスタ
Ｑ４はフライバック電圧Ｅｆがある値以上である間、オ
ン状態を維持するから、この間、トランジスタＱ５もオ
ン状態に保たれ、スイッチング素子Ｑ１はオンできない
状態となる。即ち、スイッチング素子Ｑ１はフライバッ
ク電圧Ｅｆが生じている間、オン動作が　　ｂ 禁止される。

スイッチング素子Ｑ１がオンとなり得るのは、フライバ
ックエネルギーが放出され、フライバック電圧Ｅｆがあ
るレベル以下にｔった後である。

この状態では、変圧器ＴＩ　のリセットが完了している
から、変圧器ＴＩ　が直流重畳及びそれによる磁気飽和
を起すことがない。

発明の効果 以」−述べたよう番乙本発明は、変換用変圧器の巻線に
フライバック電圧が生じている間、スイッチング素子の
オン動作を禁止する回路構成としたので、最大デユーテ
ィをフライバック電圧に応じて自動的に変化させ、広範
囲なデユーティコントロールを可能にし、変圧器を、直
流重畳による磁気飽和を起こさせることなく、最大限に
利用できるようにしたフォワード、コンバータ方式のス
イ・ンチング電源を提供することができる。

【図面の簡単な説明】

第１図は本発明に係るフォワード、コンバータ方式のス
イッチング電源の電気回路図、第２図は同じくその具体
的な実施例における電気回路図、第３図は同じく別の実
施例における電気回路図、第４図は従来のフォワード、
コンバータ方式のスイッチング電源の電気回路図、第５
図（ａ）及び（ｂ）はパルス幅変調を説明する図である
。 ５・・・フライバック電圧検出回路 Ｑ＋　、Ｑ＋＋、Ｑ１０・・・スイッチング素子Ｔ１　
・・・変換用変圧器 Ｎ１．　Ｎ２　、　Ｎ’４　　拳・拳変換用変圧器巻線
Ｔ２　・′・・駆動用変圧器

Claims (1)

【特許請求の範囲】
1. （１）変圧器を通して与えられる直流入力をスイッチン
   グ素子でスイッチングし、そのスイッチング出力を前記
   変圧器を通して取出し、整流平滑して出力するスイッチ
   ング電源において、前記スイッチング素子のオフ期間に
   前記変圧器の巻線に生じるフライバック電圧を検出し、
   前記フライバック電圧が所定値以上である間、前記スイ
   ッチング素子のオン動作を禁止する回路を有することを
   特徴とするスイッチング電源。