JP2001268902A

JP2001268902A - スイッチング電源装置

Info

Publication number: JP2001268902A
Application number: JP2000081238A
Authority: JP
Inventors: Masato Sasaki; 正人佐々木
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2000-03-23
Filing date: 2000-03-23
Publication date: 2001-09-28

Abstract

(57)【要約】【課題】電源投入直後の出力直流電圧の立ち上がりが
遅い場合であっても、過負荷保護回路が誤動作しないス
イッチング電源装置を提供する。【解決手段】第１の抵抗１１及び第１のＮＰＮトラン
ジスタ１２から構成され、過負荷保護回路７０の動作を
無効とする過負荷保護無効回路１０と、補助巻線５３ｃ
に発生する高周波交流電圧を整流平滑する整流平滑回路
２６、この整流平滑回路２６からの出力に基づき前記過
負荷保護回路７０の動作を無効にする前記所定時間をカ
ウントするタイマ回路２３、及びこのタイマ回路２３か
らの出力に基づき前記過負荷保護無効回路１０の第１の
ＮＰＮトランジスタ１２を制御する第２のＮＰＮトラン
ジスタ２２から構成され、電源投入直後所定時間だけ過
負荷保護回路７０の動作を無効とするように過負荷保護
無効回路１０を制御する副制御回路２０を設ける。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、産業用や民生用の
機器に直流安定化電圧を供給するパルス幅変調（ＰＷ
Ｍ）方式のスイッチング電源装置に関するものである。

【０００２】

【従来の技術】図２は従来例のスイッチング電源装置の
概略的構成を示すブロック回路図、図３は従来例のスイ
ッチング電源装置の動作波形を示す説明図である。以
下、図２と図３を用いて従来の技術を説明する。

【０００３】図２の従来例のスイッチング電源装置５０
は以下の構成からなる。図２において、トランス５３は
１次巻線５３ａ、２次巻線５３ｂ、補助巻線５３ｃより
なる。トランス５３の１次巻線５３ａ側は、いわゆる直
流電圧入力側にあたり、１次巻線５３ａに、入力直流電
源５１及び主スイッチング素子５２が直列接続され、１
つのループを構成している。そして、トランス５３の補
助巻線５３ｃには、主スイッチング素子５２のオン・オ
フを制御する主制御部６０及びこの主制御部６０に電源
を供給するための整流ダイオード９２及び平滑コンデン
サ９１からなる補助電源回路９０が接続されている。そ
して、トランス５３の１次巻線５３ａと、前記主制御部
６０と補助電源回路９０との接続点、即ち前記主制御部
６０の電源端子６９との間には、起動抵抗５８が接続さ
れている。

【０００４】また、トランス５３の２次巻線５３ｂ側
は、いわゆる直流電圧出力側にあたり、トランス５３の
２次巻線５３ｂに整流ダイオード５５及び平滑コンデン
サ５６からなる出力整流平滑回路５４が接続され、この
出力整流平滑回路５４の出力には負荷回路５７及び出力
直流電圧検出回路８０が接続されている。この出力直流
電圧検出回路８０は、抵抗８１及び抵抗８５の直列回路
と、抵抗８２、フォトカプラ８３のフォトダイオード８
３ａ及びシャントレギュレータ８４の直列回路とが並列
に接続され、抵抗８１と抵抗８５の接続点とシャントレ
ギュレータ８４とが接続されている。そして、フォトカ
プラ８３のフォトトランジスタ８３ｂは、前記主制御部
６０に接続されている。

【０００５】次に、主制御部６０の構成について以下に
さらに詳しく説明する。ＰＷＭ比較器６３は１つの入力
（＋）６３ａ、及び３つの入力（−）６３ｂ、６３ｃ、
６３ｄを有している。入力（＋）６３ａは発振器６４に
接続され、入力（−）６３ｂは抵抗７８及びダイオード
７７の直列回路を介してバイアス回路７６に接続され、
入力（−）６３ｃは定電流源６８を介して電源端子６９
に接続され、入力（−）６３ｄは基準電源６５に接続さ
れている。そして、入力（−）６３ｃと定電流源６８の
接続点とアース間にはコンデンサ６７が接続され、ＰＷ
Ｍ比較器６３の出力はドライブ回路６２と主制御部６０
の出力端子６１を介して主スイッチング素子５２に接続
されている。

【０００６】また、過負荷保護回路７０は、コンパレー
タ７１、コンパレータ７４、トランジスタ７５、基準電
源７２及び基準電源７３から構成されている。コンパレ
ータ７１の入力（＋）は基準電源７２に接続され、コン
パレータ７１の入力（−）はＰＷＭ比較器６３の入力
（−）６３ｂ、抵抗７８及びフォトカプラ８３のフォト
トランジスタ８３ｂの接続点に接続され、コンパレータ
７１の出力はトランジスタ７５のベースに接続されてい
る。トランジスタ７５のコレクタはツェナーダイオード
６６を介してＰＷＭ比較器６３の入力（−）６３ｃ、定
電流源６８及びコンデンサ６７の接続点に接続され、ト
ランジスタ７５のエミッタはアースに接続されている。

【０００７】コンパレータ７４の入力（＋）はＰＷＭ比
較器６３の入力（−）６３ｃ、ツェナーダイオード６
６、定電流源６８及びコンデンサ６７の接続点に接続さ
れ、コンパレータ７４の入力（−）は基準電源７３に接
続され、コンパレータ７４の出力はバイアス回路７６に
接続されている。

【０００８】次に、図２の従来例のスイッチング電源装
置５０の各回路の動作について説明する。入力直流電源
５１は図示しない交流電源を整流平滑して得られたもの
であり、スイッチング電源装置５０の入力電源である。
入力直流電源５１はトランス５３の１次巻線５３ａに主
スイッチング素子５２を介して供給される。主スイッチ
ング素子５２はＭＯＳＦＥＴ等で構成し、主制御部６０
の出力端子６１からゲートに印加される主制御部６０の
オン・オフ信号によりオン・オフされ、入力直流電源５
１からの入力電圧を１次巻線５３ａに印加したり遮断し
たりする。トランス５３の２次巻線５３ｂの誘起電圧は
出力整流平滑回路５４の整流ダイオード５５により整流
された後、平滑コンデンサ５６により平滑されて出力直
流電圧Ｖｏとして負荷回路５７に供給される。

【０００９】出力直流電圧検出回路８０は、前記出力直
流電圧Ｖｏの電圧値を検出して、主制御部６０にフィー
ドバックするものである。出力直流電圧Ｖｏは、抵抗８
１及び抵抗８５で分圧されてシャントレギュレータ８４
に印加され、抵抗８２及びフォトカプラ８３のフォトダ
イオード８３ａを介してシャントレギュレータ８４に流
れる電流ｉｄは、出力直流電圧Ｖｏに基づき増減する。
即ち、出力直流電圧Ｖｏが高くなるとフォトカプラ８３
のフォトダイオード８３ａに流れる電流ｉｄは増加し、
出力直流電圧Ｖｏが低くなると前記電流ｉｄは減少す
る。

【００１０】そして、フォトカプラ８３のフォトダイオ
ード８３ａに流れる電流ｉｄは、フォトカプラ８３のフ
ォトトランジスタ８３ｂ側に伝達され、出力直流電圧Ｖ
ｏが高くなるとバイアス回路７６からダイオード７７及
び抵抗７８を介してフォトカプラ８３のフォトトランジ
スタ８３ｂに流れる電流ｉｔは増加し、出力直流電圧Ｖ
ｏが低くなると前記電流ｉｔは減少する。また、ＰＷＭ
比較器６３の入力（−）６３ｂに印加されるフィードバ
ック電圧Ｖｆｂは、バイアス回路７６のバイアス電圧よ
りダイオード７７の順方向電圧及び抵抗７８の電圧降下
分を差し引いた値であるから、出力直流電圧Ｖｏが高く
なると前記電流ｉｔは増加し抵抗７８の電圧降下分も増
加するため前記フィードバック電圧Ｖｆｂは低くなる。
一方、出力直流電圧Ｖｏが低くなると前記電流ｉｔは減
少し抵抗７８の電圧降下分も減少するため前記フィード
バック電圧Ｖｆｂは高くなる。

【００１１】即ち、出力直流電圧検出回路８０は、前記
出力直流電圧Ｖｏの電圧値を検出して主制御部６０にフ
ィードバックするものであり、出力直流電圧Ｖｏの電圧
値が高くなると、フィードバック電圧Ｖｆｂは低くな
り、出力直流電圧Ｖｏの電圧値が低くなると、フィード
バック電圧Ｖｆｂは高くなる。そして、主制御部６０
は、前記フィードバック電圧Ｖｆｂに基づき、前記出力
直流電圧Ｖｏが常に一定となるように主スイッチング素
子５２のオン・オフを制御する。

【００１２】起動抵抗５８は、入力直流電源５１入力時
にこの入力直流電源５１を起動抵抗５８を介して主制御
部６０の電源端子６９に印加し、主制御部６０を起動さ
せるためのものである。また、補助電源回路９０はトラ
ンス５３の補助巻線５３ｃの誘起電圧を整流ダイオード
９２により整流した後、平滑コンデンサ９１により平滑
し、主制御部６０の電源端子６９に電源を供給するため
のものである。

【００１３】次に、図３を用いて主制御部６０の動作に
ついて以下にさらに詳しく説明する。図３において、（ａ）は発振器６４の出力Ｖｏｓｃ（ＰＷＭ比較器６３
の入力（＋）６３ａ）（ｂ）はフィードバック電圧Ｖｆｂ（ＰＷＭ比較器６３
の入力（−）６３ｂ）（ｃ）はコントロール電圧Ｖｃｏｎ（ＰＷＭ比較器６３
の入力（−）６３ｃ）（ｄ）は基準電圧Ｖ３（ＰＷＭ比較器６３の入力（−）
６３ｄ）（ｅ）は主制御部６０の出力端子６１の出力（ｆ）はバイアス回路７６のバイアス電圧（ｇ）はトランジスタ７５の動作を横軸に共通の時間軸をとって表してある。時間軸に沿
って説明する。

【００１４】（１）時刻ｔ１までの動作（トランジスタ
７５オン、バイアス電圧オン）ＰＷＭ比較器６３は、入力（＋）６３ａ、入力（−）６
３ｂ、入力（−）６３ｃ及び入力（−）６３ｄの４つの
入力があり、入力（＋）６３ａに対し、入力（−）６３
ｂ、入力（−）６３ｃ及び入力（−）６３ｄの３つの入
力のうち最も電圧の低いものが優先される。そして、入
力（＋）６３ａには、発振器６４の出力Ｖｏｓｃである
三角波が印加され、入力（−）６３ｂには、出力直流電
圧Ｖｏの電圧値を検出し主制御部６０にフィードバック
されたフィードバック電圧Ｖｆｂが印加され、入力
（−）６３ｃには、定電流源６８によりコンデンサ６７
に充電されたコンデンサ６７の充電電圧であるコントロ
ール電圧Ｖｃｏｎが印加され、入力（−）６３ｄには、
基準電源６５の基準電圧Ｖ３が印加されている。

【００１５】図３より、入力（＋）６３ａの発振器６４
の出力Ｖｏｓｃに対し、入力（−）６３ｂのフィードバ
ック電圧Ｖｆｂが最も低いためフィードバック電圧Ｖｆ
ｂが優先され、発振器６４の出力Ｖｏｓｃとフィードバ
ック電圧Ｖｆｂが比較され、発振器６４の出力Ｖｏｓｃ
がフィードバック電圧Ｖｆｂよりも高い期間は、ＰＷＭ
比較器６３の出力は「Ｈ」レベルとなり、ドライブ回路
６２にて「Ｌ」レベルに反転して出力端子６１から出力
されスイッチング素子５２はオフする。また、発振器６
４の出力Ｖｏｓｃがフィードバック電圧Ｖｆｂよりも低
い期間は、ＰＷＭ比較器６３の出力は「Ｌ」レベルとな
り、ドライブ回路６２にて「Ｈ」レベルに反転して出力
端子６１から出力されスイッチング素子５２はオンす
る。

【００１６】即ち、出力直流電圧Ｖｏの電圧値が高くな
ると、フィードバック電圧Ｖｆｂは低くなり、スイッチ
ング素子５２のオン期間が短くなるため、出力直流電圧
Ｖｏは低くなるように制御される。また、出力直流電圧
Ｖｏの電圧値が低くなると、フィードバック電圧Ｖｆｂ
は高くなり、スイッチング素子５２のオン期間が長くな
るため、出力直流電圧Ｖｏ高くなるように制御される。

【００１７】コンパレータ７１において、入力（＋）に
は基準電源７２の基準電圧Ｖ１が印加され、入力（−）
にはフィードバック電圧Ｖｆｂが印加され、フィードバ
ック電圧Ｖｆｂは基準電圧Ｖ１よりも低いためコンパレ
ータ７１の出力は「Ｈ」レベルとなる。よって、トラン
ジスタ７５は常にオンし、ツェナーダイオード６６のカ
ソードはアースに接続されているため、コンデンサ６７
の充電電圧であるコントロール電圧Ｖｃｏｎは、ツェナ
ーダイオード６６のツェナー電圧でクランプされ一定の
電圧値となる。

【００１８】コンパレータ７４において、入力（＋）に
はコントロール電圧Ｖｃｏｎが印加され、入力（−）に
は基準電源７３の基準電圧Ｖ２が印加され、コントロー
ル電圧Ｖｃｏｎは基準電圧Ｖ２よりも低いためコンパレ
ータ７４の出力は「Ｌ」レベルとなる。よって、バイア
ス回路７６は常にオンしており、主制御部６０の各回路
にバイアス電圧を供給する。

【００１９】図３に示すように、負荷回路５７において
過負荷及び負荷短絡が生じた場合、フィードバック電圧
Ｖｆｂは時間が経過するにつれて上昇する。

【００２０】（２）時刻ｔ１からｔ２の動作（トランジ
スタ７５オフ、バイアス電圧オン）前述のように、フィードバック電圧Ｖｆｂは時間が経過
するにつれて上昇し、時刻ｔ１で基準電圧Ｖ１よりも高
くなる。即ち、過負荷保護回路７０は、時刻ｔ１で過負
荷を検出し以下の動作を行う。コンパレータ７１におい
て、フィードバック電圧Ｖｆｂが基準電圧Ｖ１よりも高
くなるためコンパレータ７１の出力は「Ｌ」レベルとな
り、トランジスタ７５はオフし、ツェナーダイオード６
６のカソードはオープンとなる。そのため、コントロー
ル電圧Ｖｃｏｎは、ツェナーダイオード６６のツェナー
電圧でクランプされなくなり、コンデンサ６７は定電流
源６８により充電され、コンデンサ６７の充電電圧であ
るコントロール電圧Ｖｃｏｎは、時間が経過するにつれ
て上昇する。

【００２１】ＰＷＭ比較器６３において、入力（−）６
３ｂのフィードバック電圧Ｖｆｂ及び入力（−）６３ｃ
のコントロール電圧Ｖｃｏｎが上昇したために、入力
（−）６３ｄの基準電源６５の基準電圧Ｖ３が最も低く
なり、基準電源６５の基準電圧Ｖ３が優先され、発振器
６４の出力Ｖｏｓｃと基準電圧Ｖ３が比較され、発振器
６４の出力Ｖｏｓｃが基準電圧Ｖ３よりも高い期間は、
ＰＷＭ比較器６３の出力は「Ｈ」レベルとなり、ドライ
ブ回路６２にて「Ｌ」レベルに反転して出力端子６１か
ら出力されスイッチング素子５２はオフする。また、発
振器６４の出力Ｖｏｓｃが基準電圧Ｖ３よりも低い期間
は、ＰＷＭ比較器６３の出力は「Ｌ」レベルとなり、ド
ライブ回路６２にて「Ｈ」レベルに反転して出力端子６
１から出力されスイッチング素子５２はオンする。

【００２２】コンパレータ７４において、入力（＋）に
はコントロール電圧Ｖｃｏｎが印加され、入力（−）に
は基準電源７４の基準電圧Ｖ２が印加され、コントロー
ル電圧Ｖｃｏｎは上昇するが、基準電圧Ｖ２よりも低い
ためコンパレータ７４の出力は「Ｌ」レベルを継続す
る。よって、バイアス回路７６もオンを継続し、主制御
部６０の各回路へのバイアス電圧の供給を継続する。

【００２３】（３）時刻ｔ２からの動作（トランジスタ
７５オフ、バイアス電圧オフ）前述のように、コントロール電圧Ｖｃｏｎは時間が経過
するにつれて上昇し、時刻ｔ２で基準電圧Ｖ２よりも高
くなる。即ち、過負荷保護回路７０は、時刻ｔ２で以下
の動作を行う。コンパレータ７４において、入力（＋）
にはコントロール電圧Ｖｃｏｎが印加され、入力（−）
には基準電源７４の基準電圧Ｖ２が印加され、コントロ
ール電圧Ｖｃｏｎが上昇し時刻ｔ２で基準電圧Ｖ２より
も高くなるためコンパレータ７４の出力は「Ｈ」レベル
となる。よって、バイアス回路７６はオフし、主制御部
６０の各回路へのバイアス電圧の供給を停止するため、
主制御部６０の出力端子６１の出力信号は遮断され、主
スイッチング素子５２はオフする。

【００２４】

【発明が解決しようとする課題】図２の従来例のスイッ
チング電源装置５０は、負荷回路５７において過負荷及
び負荷短絡等により出力直流電圧Ｖｏが低下した場合、
即ち、フィードバック電圧Ｖｆｂが基準電源７２の基準
電圧Ｖ１より高くなった場合、前述の通り主制御部６０
の出力端子６１の出力信号を遮断し、主スイッチング素
子５２をオフする過負荷保護回路７０を備えている。

【００２５】この過負荷保護回路７０は、出力直流電圧
Ｖｏが低下した場合主制御部６０の出力端子６１の出力
信号を遮断し、主スイッチング素子５２をオフするよう
に動作するため、スイッチング電源装置５０において、
図示しない交流電源が印加された直後、即ち、この交流
電源を整流平滑して得られた入力直流電源５１が印加さ
れた直後、出力直流電圧Ｖｏはゼロであり、時間が経過
するにつれてトランス５３の２次巻線５３ｂの誘起電圧
が出力整流平滑回路５４により整流平滑され、出力直流
電圧Ｖｏは上昇する。

【００２６】しかし、前記印加された図示しない交流電
源の電圧値が低い場合、即ち、この交流電源を整流平滑
して得られた入力直流電源５１の電圧値が低い場合や、
前記入力直流電源５１が印加された直後から負荷回路５
７に大きな負荷電流が流れる場合に、出力直流電圧Ｖｏ
が上昇するのに時間を要するために、過負荷保護回路７
０が動作して、前述の通り主制御部６０の出力端子６１
の出力信号を遮断し、主スイッチング素子５２をオフし
てしまうことがあるという問題があった。

【００２７】また、突入電流を減らすために入力直流電
源５１、トランス５３の１次巻線５３ａ及びスイッチン
グ素子５２で構成されたループに、図示しないパワーサ
ーミスタが挿入された場合は、図示しない交流電源が印
加された直後、即ち、この交流電源を整流平滑して得ら
れた入力直流電源５１が印加された直後は、図示しない
パワーサーミスタの温度が低いためにパワーサーミスタ
の抵抗値が大きく、スイッチング素子５２がオンの期間
にトランス５３の１次巻線５３ａに流れる電流が少ない
ために出力直流電圧Ｖｏが上昇するのに時間を要し、過
負荷保護回路７０が動作して、前述の通り主制御部６０
の出力端子６１の出力信号を遮断し、主スイッチング素
子５２をオフしてしまうことがあるという問題があっ
た。

【００２８】本発明は、上記のような問題点を解決する
ためになされたもので、その目的とするところは、電源
投入直後の出力直流電圧の立ち上がりが遅い場合であっ
ても、誤動作をしないスイッチング電源装置を提供する
ことにある。

【００２９】

【課題を解決するための手段】本発明のスイッチング電
源装置は、少なくとも１次巻線、２次巻線、補助巻線を
備えたトランスと、前記トランスの１次巻線側に接続さ
れ入力直流電圧をオン・オフし高周波交流電圧に変換す
る主スイッチング素子と、前記トランスの２次巻線側に
接続され前記高周波交流電圧を整流平滑し負荷へ出力直
流電圧を供給する出力整流平滑回路と、前記出力直流電
圧を検出し検出電圧値をフィードバックする出力直流電
圧検出回路と、前記フィードバックされた検出電圧値に
基づき前記出力直流電圧が一定となるように前記主スイ
ッチング素子をオン・オフ制御する主制御部と、過負荷
及び負荷短絡等により前記出力直流電圧が低下した場合
に前記主制御部出力を遮断することにより前記主スイッ
チング素子をオフする過負荷保護回路とを備えたパルス
幅変調（ＰＷＭ）方式のスイッチング電源装置におい
て、前記過負荷保護回路の動作を無効とする過負荷保護
無効手段と、この過負荷保護無効手段を制御し前記入力
直流電圧入力後所定時間だけ前記過負荷保護回路の動作
を無効とする副制御手段とを備えたことを特徴とするも
のである。

【００３０】また、本発明のスイッチング電源装置は、
前記出力直流電圧検出回路からの検出電圧値はフォトカ
プラを介して前記主制御部にフィードバックされ、前記
フォトカプラのフォトトランジスタを流れる電流値は前
記出力直流電圧値に略比例して増減し、前記過負荷保護
回路は、前記フォトカプラのフォトトランジスタに接続
され、前記電流値が規定値以下に減少した場合に前記主
スイッチング素子をオフするものであって、前記過負荷
保護無効手段は、前記過負荷保護回路に接続され、前記
フォトカプラのフォトトランジスタを流れる電流にダミ
ー電流を付加することで前記過負荷保護回路に流れる電
流値を増加させ、過負荷及び負荷短絡等により前記出力
直流電圧が低下した場合であっても前記過負荷保護回路
に流れる電流値が前記規定値以下に減少しないようにす
ることで、前記過負荷保護回路の動作を無効にするよう
にしたことを特徴とするものである。

【００３１】また、本発明のスイッチング電源装置の前
記過負荷保護無効手段は、前記フォトカプラのフォトト
ランジスタのコレクタ側に接続され、第１の抵抗と第１
のスイッチ回路から構成され、前記第１のスイッチ回路
をオンすることで前記第１の抵抗に前記ダミー電流を流
すようにしたことを特徴とするものである。

【００３２】また、本発明のスイッチング電源装置の前
記副制御手段は、前記トランスの補助巻線と前記過負荷
保護無効手段の間に接続され、前記補助巻線に発生する
高周波交流電圧を整流平滑する整流平滑回路、この整流
平滑回路からの出力に基づき前記過負荷保護回路の動作
を無効にする前記所定時間をカウントするタイマ回路、
及びこのタイマ回路からの出力に基づき前記過負荷保護
無効手段の第１のスイッチ回路を制御する第２のスイッ
チ回路から構成されたことを特徴とするものである。

【００３３】また、本発明のスイッチング電源装置は、
前記主制御部の電源端子と前記入力直流電圧が印加され
る前記トランスの１次巻線の間には起動抵抗が接続さ
れ、前記主制御部の電源端子と前記トランスの補助巻線
の間には前記主制御部に電源を供給するための補助電源
回路が接続され、第１のスイッチ回路はエミッタ接地さ
れた第１のＮＰＮトランジスタで構成され、この第１の
ＮＰＮトランジスタのコレクタは前記第１の抵抗に接続
され、前記第２のスイッチ回路はエミッタ接地された第
２のＮＰＮトランジスタで構成され、この第２のＮＰＮ
トランジスタのコレクタは第２の抵抗を介して前記主制
御部の電源端子に接続されると共に前記第１のＮＰＮト
ランジスタのベースに接続され、前記第２のＮＰＮトラ
ンジスタのベースは前記タイマ回路に接続され、前記所
定時間は、前記第１のＮＰＮトランジスタがオン、前記
第２のＮＰＮトランジスタがオフしており、前記所定時
間経過後は、前記第１のＮＰＮトランジスタがオフ、前
記第２のＮＰＮトランジスタがオンすることを特徴とす
るものである。

【００３４】また、本発明のスイッチング電源装置の前
記タイマ回路は第３の抵抗とコンデンサからなるＣＲ時
定数回路であり、前記整流平滑回路の出力が前記第３の
抵抗を介して前記コンデンサを充電し、この充電電圧が
前記第２のＮＰＮトランジスタのベース側に印加され、
前記所定時間は前記充電電圧が前記第２のＮＰＮトラン
ジスタをオンするまで充電される充電時間となることを
特徴とするものである。

【００３５】

【発明の実施の形態】図１は本発明の一実施の形態より
なるスイッチング電源装置の概略的構成を示すブロック
回路図である。図２の従来例のスイッチング電源装置５
０と比較して、過負荷保護回路７０の動作を無効とする
過負荷保護無効回路１０（過負荷保護無効手段）と、こ
の過負荷保護無効回路１０を制御し入力直流電源５１の
入力直流電圧入力後所定時間だけ前記過負荷保護回路７
０の動作を無効とする副制御回路２０（副制御手段）と
が追加されていることが異なる。よって、図１の本発明
の一実施の形態よりなるスイッチング電源装置１におい
て、図２の従来例のスイッチング電源装置５０と同じと
ころは同じ符号を付記してその説明を省略し、過負荷保
護無効回路１０及び副制御回路２０について以下に説明
する。

【００３６】過負荷保護無効回路１０及び副制御回路２
０は以下の回路構成からなる。過負荷保護無効回路１０
は、第１の抵抗１１（Ｒ１）及びエミッタ接地された第
１のＮＰＮトランジスタ１２（Ｑ１、第１のスイッチ回
路）から構成される。第１の抵抗１１（Ｒ１）は、フォ
トカプラ８３のフォトトランジスタ８３ｂと、過負荷保
護回路７０のコンパレータ７１の入力（−）との接続点
に接続され、第１の抵抗１１（Ｒ１）のもう一端は、第
１のＮＰＮトランジスタ１２（Ｑ１）のコレクタに接続
されている。

【００３７】副制御回路２０は、トランス５３の補助巻
線５３ｃと前記過負荷保護無効回路１０の間に接続さ
れ、前記補助巻線５３ｃに発生する高周波交流電圧を整
流平滑する整流平滑回路２６、この整流平滑回路２６か
らの出力に基づき前記過負荷保護回路１０の動作を無効
にする所定時間をカウントするタイマ回路２３、及びこ
のタイマ回路２３からの出力に基づき前記過負荷保護無
効回路１０の第１のＮＰＮトランジスタ１２（Ｑ１）を
制御するエミッタ接地された第２のＮＰＮトランジスタ
２２（Ｑ２、第２のスイッチ回路）から構成される。ま
た、前記整流平滑回路２６は、整流ダイオード２７及び
平滑コンデンサ２８からなり、前記タイマ回路２３は、
第３の抵抗２４（Ｒ３）及びコンデンサ２５からなるＣ
Ｒ時定数回路で構成される。

【００３８】そして、前記整流平滑回路２６において、
整流ダイオード２７のアノードはトランス５３の補助巻
線５３ｃに接続され、整流ダイオード２７のカソードは
平滑コンデンサ２８に接続されている。また、前記タイ
マ回路２３において、第３の抵抗２４（Ｒ３）は整流ダ
イオード２７のカソードと平滑コンデンサ２８の接続点
に接続され、第３の抵抗２４（Ｒ３）のもう一端はコン
デンサ２５に接続され、第３の抵抗２４（Ｒ３）とコン
デンサ２５の接続点は第２のＮＰＮトランジスタ２２
（Ｑ２）のベースに接続されている。また、この第２の
ＮＰＮトランジスタ２２（Ｑ２）のコレクタは、第２の
抵抗２１（Ｒ２）を介して主制御部６０の電源端子６９
に接続されると共に前記第１のＮＰＮトランジスタ１２
（Ｑ１）のベースに接続されている。

【００３９】次に、過負荷保護無効回路１０及び副制御
回路２０の動作について説明する。図示しない交流電源
が印加された直後、即ち、この交流電源を整流平滑して
得られた入力直流電源５１が印加された直後は、タイマ
回路２３のコンデンサ２５の充電電圧はゼロであり、第
２のＮＰＮトランジスタ２２（Ｑ２）はオフしている。
また、前記入力直流電源５１は起動抵抗５８及び第２の
抵抗２１（Ｒ２）を介して第１のＮＰＮトランジスタ１
２（Ｑ１）のベースに印加されるため、第１のＮＰＮト
ランジスタ１２（Ｑ１）がオンする。

【００４０】この第１のＮＰＮトランジスタ１２（Ｑ
１）がオンすることにより、バイアス回路７６からダイ
オード７７→抵抗７８→第１の抵抗１１（Ｒ１）→第１
のＮＰＮトランジスタ１２（Ｑ１）の経路でダミー電流
ｉｄｍが流れる。ＰＷＭ比較器６３の入力（−）６３ｂ
に印加されるフィードバック電圧Ｖｆｂは、バイアス回
路７６のバイアス電圧よりダイオード７７の順方向電圧
及び抵抗７８の電圧降下分を差し引いた値であるから、
フィードバック電圧Ｖｆｂは、図２の従来例のスイッチ
ング電源装置５０と比較して、抵抗７８の抵抗値とダミ
ー電流ｉｄｍの電流値を乗算した電圧値だけ低くなる。
即ち、出力直流電圧Ｖｏの検出された電圧値は実際より
も高い電圧値となる。従って、実際の出力直流電圧Ｖｏ
が低い電圧値であっても、出力直流電圧Ｖｏの検出され
た電圧値は実際よりも高い電圧値となるため、過負荷保
護無効回路１０は動作せず、その動作を無効とする。

【００４１】つまり、前記過負荷保護無効回路１０は、
前記過負荷保護回路７０に接続され、前記フォトカプラ
８３のフォトトランジスタ８３ｂを流れる電流ｉｔにダ
ミー電流ｉｄｍを付加することで前記過負荷保護回路７
０に流れる電流値を増加させ、過負荷及び負荷短絡等に
より前記出力直流電圧Ｖｏが低下した場合であっても前
記過負荷保護回路７０に流れる電流値が規定値以下に減
少しないようにすることで、前記過負荷保護回路７０の
動作を無効にするようにした。

【００４２】そして、タイマ回路２３のコンデンサ２５
は、整流平滑回路２６から第３の抵抗２４（Ｒ３）を介
して充電されることによりコンデンサ２５の充電電圧は
上昇し、このコンデンサ２５の充電電圧が第２のＮＰＮ
トランジスタ２２（Ｑ２）のベース・エミッタ間電圧よ
りも高くなると、第２のＮＰＮトランジスタ２２（Ｑ
２）はオンするため第１のＮＰＮトランジスタ１２（Ｑ
１）はオフする。第１のＮＰＮトランジスタ１２（Ｑ
１）がオフすると、バイアス回路７６からダイオード７
７→抵抗７８→第１の抵抗１１（Ｒ１）→第１のＮＰＮ
トランジスタ１２（Ｑ１）の経路で流れていたダミー電
流ｉｄｍはその経路を遮断されて流れなくなる。前記ダ
ミー電流ｉｄｍがゼロとなると出力直流電圧Ｖｏの検出
された電圧値は実際と同じ電圧値となり、過負荷保護無
効回路１０は、図２の従来例のスイッチング電源装置５
０で説明した通りの通常の動作を行うのである。

【００４３】

【発明の効果】本発明のスイッチング電源装置によれ
ば、少なくとも１次巻線、２次巻線、補助巻線を備えた
トランスと、前記トランスの１次巻線側に接続され入力
直流電圧をオン・オフし高周波交流電圧に変換する主ス
イッチング素子と、前記トランスの２次巻線側に接続さ
れ前記高周波交流電圧を整流平滑し負荷へ出力直流電圧
を供給する出力整流平滑回路と、前記出力直流電圧を検
出し検出電圧値をフィードバックする出力直流電圧検出
回路と、前記フィードバックされた検出電圧値に基づき
前記出力直流電圧が一定となるように前記主スイッチン
グ素子をオン・オフ制御する主制御部と、過負荷及び負
荷短絡等により前記出力直流電圧が低下した場合に前記
主制御部出力を遮断することにより前記主スイッチング
素子をオフする過負荷保護回路とを備えたパルス幅変調
（ＰＷＭ）方式のスイッチング電源装置において、前記
過負荷保護回路の動作を無効とする過負荷保護無効手段
と、この過負荷保護無効手段を制御し前記入力直流電圧
入力後所定時間だけ前記過負荷保護回路の動作を無効と
する副制御手段とを備えたことを特徴とするものであ
る。

【００４４】従って、前記入力直流電源の電圧値が低い
場合、前記入力直流電源が印加された直後から負荷回路
に大きな負荷電流が流れる場合、出力直流電圧が上昇す
るのに時間を要するために、前記過負荷保護回路が誤動
作して、前述の通り主制御部の出力信号を遮断し、主ス
イッチング素子がオフしてしまうおそれがあることを改
善することができる。

【００４５】また、突入電流を減らすために入力直流電
源、トランスの１次巻線及びスイッチング素子で構成さ
れたループに、パワーサーミスタが挿入された場合、入
力直流電源が印加された直後は、パワーサーミスタの温
度が低いためにパワーサーミスタの抵抗値が大きく、ス
イッチング素子がオンの期間にトランスの１次巻線に流
れる電流が少ないために出力直流電圧が上昇するのに時
間を要し、過負荷保護回路が誤動作して、前述の通り主
制御部の出力信号を遮断し、主スイッチング素子をオフ
してしまうおそれがあることを改善することができる。

【００４６】また、本発明のスイッチング電源装置によ
れば、前記出力直流電圧検出回路からの検出電圧値はフ
ォトカプラを介して前記主制御部にフィードバックさ
れ、前記フォトカプラのフォトトランジスタを流れる電
流値は前記出力直流電圧値に略比例して増減し、前記過
負荷保護回路は、前記フォトカプラのフォトトランジス
タに接続され、前記電流値が規定値以下に減少した場合
に前記主スイッチング素子をオフするものであって、前
記過負荷保護無効手段は、前記過負荷保護回路に接続さ
れ、前記フォトカプラのフォトトランジスタを流れる電
流にダミー電流を付加することで前記過負荷保護回路に
流れる電流値を増加させ、過負荷及び負荷短絡等により
前記出力直流電圧が低下した場合であっても前記過負荷
保護回路に流れる電流値が前記規定値以下に減少しない
ようにすることで、前記過負荷保護回路の動作を無効に
するようにしたことを特徴とするものである。

【００４７】従って、前記フォトカプラのフォトトラン
ジスタを流れる電流にダミー電流を付加するための簡単
な回路を前記過負荷保護回路に追加するだけで、前記過
負荷保護回路の動作を無効にすることができる。即ち、
前記過負荷保護無効手段を構成する回路を簡略化するこ
とで、スイッチング電源装置の小型化を図ることができ
る。

【００４８】また、本発明のスイッチング電源装置によ
れば、前記過負荷保護無効手段は、前記フォトカプラの
フォトトランジスタのコレクタ側に接続され、第１の抵
抗と第１のスイッチ回路から構成され、前記第１のスイ
ッチ回路をオンすることで前記第１の抵抗に前記ダミー
電流を流すようにしたことを特徴とするものである。

【００４９】従って、前記過負荷保護無効手段を構成す
る回路を具体的に抵抗とスイッチ回路の２つで構成する
ことで、前記過負荷保護無効手段を構成する回路をさら
に簡略化することで、スイッチング電源装置のさらなる
小型化を図ることができる。

【００５０】また、本発明のスイッチング電源装置によ
れば、前記副制御手段は、前記トランスの補助巻線と前
記過負荷保護無効手段の間に接続され、前記補助巻線に
発生する高周波交流電圧を整流平滑する整流平滑回路、
この整流平滑回路からの出力に基づき前記過負荷保護回
路の動作を無効にする前記所定時間をカウントするタイ
マ回路、及びこのタイマ回路からの出力に基づき前記過
負荷保護無効手段の第１のスイッチ回路を制御する第２
のスイッチ回路から構成されたことを特徴とするもので
ある。

【００５１】従って、前記タイマ回路を備えることによ
り、前記入力直流電圧入力後、前記過負荷保護回路の動
作を無効とする時間を任意の最適時間値に設定すること
ができる。

【００５２】また、本発明のスイッチング電源装置によ
れば、前記主制御部の電源端子と前記入力直流電圧が印
加される前記トランスの１次巻線の間には起動抵抗が接
続され、前記主制御部の電源端子と前記トランスの補助
巻線の間には前記主制御部に電源を供給するための補助
電源回路が接続され、第１のスイッチ回路はエミッタ接
地された第１のＮＰＮトランジスタで構成され、この第
１のＮＰＮトランジスタのコレクタは前記第１の抵抗に
接続され、前記第２のスイッチ回路はエミッタ接地され
た第２のＮＰＮトランジスタで構成され、この第２のＮ
ＰＮトランジスタのコレクタは第２の抵抗を介して前記
主制御部の電源端子に接続されると共に前記第１のＮＰ
Ｎトランジスタのベースに接続され、前記第２のＮＰＮ
トランジスタのベースは前記タイマ回路に接続され、前
記所定時間は、前記第１のＮＰＮトランジスタがオン、
前記第２のＮＰＮトランジスタがオフしており、前記所
定時間経過後は、前記第１のＮＰＮトランジスタがオ
フ、前記第２のＮＰＮトランジスタがオンすることを特
徴とするものである。

【００５３】従って、前記入力直流電源が印加された直
後、前記第１のＮＰＮトランジスタのベースに第２の抵
抗を介して前記主制御部の電源を印加することにより、
前記入力直流電源印加後、確実に前記第１のＮＰＮトラ
ンジスタをオンさせると共に、前記第１のＮＰＮトラン
ジスタのオン動作応答性をより改善することができる。

【００５４】また、本発明のスイッチング電源装置によ
れば、前記タイマ回路は第３の抵抗とコンデンサからな
るＣＲ時定数回路であり、前記整流平滑回路の出力が前
記第３の抵抗を介して前記コンデンサを充電し、この充
電電圧が前記第２のＮＰＮトランジスタのベース側に印
加され、前記所定時間は前記充電電圧が前記第２のＮＰ
Ｎトランジスタをオンするまで充電される充電時間とな
ることを特徴とするものである。

【００５５】従って、前記副制御手段を構成するタイマ
回路を具体的に抵抗とコンデンサの２つで構成すること
で、前記副制御手段を構成する回路をさらに簡略化する
ことにより、スイッチング電源装置のさらなる小型化を
図ることができる。また、前記タイマ回路のＣＲ時定数
を任意の値に設定することにより、前記入力直流電圧入
力後前記過負荷保護回路の動作を無効とする時間を任意
の最適時間値に設定することができる。

【図面の簡単な説明】

【図１】本発明の一実施の形態よりなるスイッチング電
源装置の概略的構成を示すブロック回路図である。

【図２】従来例のスイッチング電源装置の概略的構成を
示すブロック回路図である。

【図３】従来例のスイッチング電源装置の動作波形を示
す説明図である。

【符号の説明】

１スイッチング電源装置１０過負荷保護無効回路（過負荷保護無効手段）１１第１の抵抗（Ｒ１）１２第１のＮＰＮトランジスタ（Ｑ１、第１のスイッ
チ回路）２０副制御回路（副制御手段）２１第２の抵抗（Ｒ２）２２第２のＮＰＮトランジスタ（Ｑ２、第２のスイッ
チ回路）２３タイマ回路２４第３の抵抗（Ｒ３）２５コンデンサ２６整流平滑回路５１入力直流電源５２主スイッチング素子５３トランス５３ａ１次巻線５３ｂ２次巻線５３ｃ補助巻線５４出力整流平滑回路５７負荷回路５８起動抵抗６０主制御部７０過負荷保護回路８０出力直流電圧検出回路８３フォトカプラ８３ａフォトダイオード８３ｂフォトトランジスタ９０補助電源回路

Claims

【特許請求の範囲】

【請求項１】少なくとも１次巻線、２次巻線、補助巻
線を備えたトランスと、前記トランスの１次巻線側に接
続され入力直流電圧をオン・オフし高周波交流電圧に変
換する主スイッチング素子と、前記トランスの２次巻線
側に接続され前記高周波交流電圧を整流平滑し負荷へ出
力直流電圧を供給する出力整流平滑回路と、前記出力直
流電圧を検出し検出電圧値をフィードバックする出力直
流電圧検出回路と、前記フィードバックされた検出電圧
値に基づき前記出力直流電圧が一定となるように前記主
スイッチング素子をオン・オフ制御する主制御部と、過
負荷及び負荷短絡等により前記出力直流電圧が低下した
場合に前記主制御部出力を遮断することにより前記主ス
イッチング素子をオフする過負荷保護回路とを備えたパ
ルス幅変調（ＰＷＭ）方式のスイッチング電源装置にお
いて、前記過負荷保護回路の動作を無効とする過負荷保護無効
手段と、この過負荷保護無効手段を制御し前記入力直流
電圧入力後所定時間だけ前記過負荷保護回路の動作を無
効とする副制御手段とを備えたことを特徴とするスイッ
チング電源装置。
【請求項２】前記出力直流電圧検出回路からの検出電
圧値はフォトカプラを介して前記主制御部にフィードバ
ックされ、前記フォトカプラのフォトトランジスタを流
れる電流値は前記出力直流電圧値に略比例して増減し、
前記過負荷保護回路は、前記フォトカプラのフォトトラ
ンジスタに接続され、前記電流値が規定値以下に減少し
た場合に前記主スイッチング素子をオフするものであっ
て、前記過負荷保護無効手段は、前記過負荷保護回路に接続
され、前記フォトカプラのフォトトランジスタを流れる
電流にダミー電流を付加することで前記過負荷保護回路
に流れる電流値を増加させ、過負荷及び負荷短絡等によ
り前記出力直流電圧が低下した場合であっても前記過負
荷保護回路に流れる電流値が前記規定値以下に減少しな
いようにすることで、前記過負荷保護回路の動作を無効
にするようにしたことを特徴とする請求項１記載のスイ
ッチング電源装置。
【請求項３】前記過負荷保護無効手段は、前記フォト
カプラのフォトトランジスタのコレクタ側に接続され、
第１の抵抗と第１のスイッチ回路から構成され、前記第
１のスイッチ回路をオンすることで前記第１の抵抗に前
記ダミー電流を流すようにしたことを特徴とする請求項
２記載のスイッチング電源装置。
【請求項４】前記副制御手段は、前記トランスの補助
巻線と前記過負荷保護無効手段の間に接続され、前記補
助巻線に発生する高周波交流電圧を整流平滑する整流平
滑回路、この整流平滑回路からの出力に基づき前記過負
荷保護回路の動作を無効にする前記所定時間をカウント
するタイマ回路、及びこのタイマ回路からの出力に基づ
き前記過負荷保護無効手段の第１のスイッチ回路を制御
する第２のスイッチ回路から構成されたことを特徴とす
る請求項３記載のスイッチング電源装置。
【請求項５】前記主制御部の電源端子と前記入力直流
電圧が印加される前記トランスの１次巻線の間には起動
抵抗が接続され、前記主制御部の電源端子と前記トラン
スの補助巻線の間には前記主制御部に電源を供給するた
めの補助電源回路が接続され、第１のスイッチ回路はエミッタ接地された第１のＮＰＮ
トランジスタで構成され、この第１のＮＰＮトランジス
タのコレクタは前記第１の抵抗に接続され、前記第２の
スイッチ回路はエミッタ接地された第２のＮＰＮトラン
ジスタで構成され、この第２のＮＰＮトランジスタのコ
レクタは第２の抵抗を介して前記主制御部の電源端子に
接続されると共に前記第１のＮＰＮトランジスタのベー
スに接続され、前記第２のＮＰＮトランジスタのベース
は前記タイマ回路に接続され、前記所定時間は、前記第１のＮＰＮトランジスタがオ
ン、前記第２のＮＰＮトランジスタがオフしており、前
記所定時間経過後は、前記第１のＮＰＮトランジスタが
オフ、前記第２のＮＰＮトランジスタがオンすることを
特徴とする請求項４記載のスイッチング電源装置。
【請求項６】前記タイマ回路は第３の抵抗とコンデン
サからなるＣＲ時定数回路であり、前記整流平滑回路の
出力が前記第３の抵抗を介して前記コンデンサを充電
し、この充電電圧が前記第２のＮＰＮトランジスタのベ
ース側に印加され、前記所定時間は前記充電電圧が前記
第２のＮＰＮトランジスタをオンするまで充電される充
電時間となることを特徴とする請求項５記載のスイッチ
ング電源装置。