JP2005080486A

JP2005080486A - スイッチング電源装置

Info

Publication number: JP2005080486A
Application number: JP2003311733A
Authority: JP
Inventors: Masato Sasaki; 正人佐々木
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2003-09-03
Filing date: 2003-09-03
Publication date: 2005-03-24

Abstract

【課題】低省電力状態により力率改善制御回路の動作が停止している状態から急激に通常電力状態に移行しても、スイッチング電源装置を誤動作させない。
【解決手段】負荷回路５７が省電力状態から通常電力状態に移行し、力率改善制御回路６すなわちが動作開始してから所定時間だけ過負荷保護回路７０の動作を無効とするように過負荷保護無効回路１０を制御する副制御回路２０とを備えている。これにより、低消費電力状態で力率改善制御回路６が停止している状態で急峻に通常負荷へ移行しても、力率改善制御回路６が動作を開始してから所定時間経過するまで過負荷保護回路７０の動作が無効になる。それゆえ、このような状態でも、過負荷保護回路７０が動作して、主制御部６０の出力端子６１の出力信号を遮断し、主スイッチング素子５２をオフしてしまうという不都合を回避することができる。
【選択図】図１

Description

本発明は、電気機器の直流電源として用いられるスイッチング電源装置に係り、特に、力率改善機能を有する昇圧チョッパー回路を備えたスイッチング電源装置関するものである。

近年の電気機器、例えば、ファクシミリ、電話機、コピー機、その他ＯＡ機器や家電製品などは、本来の動作時以外の待機時にも電源を供給する必要のあるものが多くなってきている。このような電気機器には、安定した一定の動作電圧が必要であるため、安定化電圧を出力するスイッチング電源装置が従来から用いられている。これらのスイッチング電源装置は、昨今のエネルギー事情から省電力を図る必要があるのは勿論であるが、常時、電源を必要とする電気機器への電源供給に関しては、本来の動作時間に比べ時間割合の大きい待機時の消費電力を少なくすることが重要となっている。

ところで、スイッチング電源装置は、交流電源を整流回路によって整流して得られた整流後の電圧（脈流）を平滑回路によって平滑して直流電圧に変換し、この直流電圧をスイッチング素子によって断続し、スイッチング出力を出力整流平滑回路に供給し、整流平滑して任意の直流電圧を得るようにしたものが広く知られている。

このようなスイッチング電源装置において、入力側の平滑回路がコンデンサインプット型であると、入力電流が流れるのは、整流後の電圧が入力平滑コンデンサの充電電圧より高い期間のみとなるので、入力電流の導通角が狭く、力率を低下させるという問題があった。そこで、この問題を解決するため、従来、力率改善機能を有した昇圧チョッパー回路を備えたスイッチング電源装置が用いられていた。

また、力率改善の必要のない低消費電力状態において省電力を図る為に、力率改善制御回路のオン・オフ機能を利用することにより、力率改善制御回路の動作を停止させたり、特許文献１に示されるように、力率改善制御回路の動作電源を遮断することにより力率改善制御回路の動作を停止させたりといった工夫が行われている。

図３は、従来のスイッチング電源装置の概略的構成を示すブロック回路図であり、図４は、従来例のスイッチング電源装置の動作波形を示す説明図である。以下、図３および図４を用いて従来の技術を説明する。

なお、このスイッチング電源装置は、特許文献２の図２に記載された構成において、入力直流電源を交流電源１、ブリッジダイオード２、昇圧チョッパー回路７およびコンデンサ５１と置き換えた構成である。

図３に示すように、交流電源１からの交流電圧を全波整流するブリッジダイオード２とコンデンサ５１との間に昇圧チョッパー回路７が接続されている。

昇圧チョッパー回路７は、コイル３、ダイオード５、スイッチング素子４、力率改善制御回路６により構成されている。力率改善制御回路は、コンデンサ５１の充電電圧を所定の電圧に昇圧し、かつ力率を改善すべくスイッチング素子４のオン・オフを制御する。

トランス５３は、１次巻線５３ａ、２次巻線５３ｂ及び補助巻線５３ｃよりなる。トランス５３の１次巻線５３ａ側は、直流電圧入力側にあたり、１次巻線５３ａに、昇圧チョッパー回路７の出力電圧が現れるコンデンサ５１及び主スイッチング素子５２が直列接続され、一つのループを構成している。そして、トランス５３の補助巻線５３ｃには、主スイッチング素子５２のオン・オフを制御する主制御部６０と、この主制御部６０に電源供給するための整流ダイオード９２及び平滑コンデンサ９１からなる補助電源回路９０とが接続されている。そして、トランス５３の１次巻線５３ａと、主制御部６０及び補助電源回路９０の接続点、即ち主制御部６０の電源端子６９との間には、起動抵抗５８が接続されている。

また、トランス５３の２次巻線５３ｂ側は、いわゆる直流電圧出力側にあたり、トランス５３の２次巻線５３ｂに整流ダイオード５５及び平滑コンデンサ５６からなる整流平滑回路５４が接続され、この整流平滑回路５４の出力には負荷回路５７及び出力電圧検出回路８０が接続されている。この出力電圧検出回路８０は、抵抗８１，８５の直列回路と、抵抗８２、フォトカプラ８３のフォトダイオード８３ａ及びシャントレギュレーター８４からなる直列回路とが並列に接続され、抵抗８１，８５の接続点とシャントレギュレーター８４とが接続されている。そして、フォトカプラ８３のフォトトランジスタ８３ｂは、主制御部６０に接続されている。

次に、主制御部６０の構成について以下に更に詳しく説明する。ＰＷＭ比較器６３は、１つの入力（＋）６３ａ及び３つの入力（−）６３ｂ，６３ｃ，６３ｄを有している。入力（＋）６３ａは発振器６４に接続され、入力（−）６３ｂは抵抗７８及びダイオード７７の直列回路を介してバイアス回路７６に接続され、入力（−）６３ｄは定電流源６８を介して電源端子６９に接続され、入力（−）６３ｃは基準電源６５に接続されている。そして、入力（−）６３ｄ及び定電流源６８の接続点とアース間にはコンデンサ６７が接続され、ＰＷＭ比較器６３の出力はドライブ回路６２と主制御部６０の出力端子６１とを介して主スイッチング素子５２のゲートに接続されている。

また、過負荷保護回路７０はコンパレーター７１、コンパレーター７４、トランジスタ７５、基準電源７２及び基準電源７３から構成されている。コンパレーター７１の入力（＋）は基準電源７２に接続され、コンパレーター７１の入力（−）はＰＷＭ比較器６３の入力（−）６３ｂ、抵抗７８及びフォトカプラ８３のフォトランジスタ８３ｂの接続点に接続され、コンパレーター７１の出力はトランジスタ７５のベースに接続されている。トランジスタ７５のコレクタはツェナーダイオード６６を介してＰＷＭ比較器６３の入力（−）６３ｃ、定電流源６８及び、コンデンサ６７の接続点に接続され、トランジスタ７５のエミッタはアースに接続されている。

コンパレーター７４の入力（＋）はＰＷＭ比較器６３の入力（−）６３ｃ、ツェナーダイオード６６、定電流源６８及びコンデン６７の接続点に接続され、コンパレーター７１の入力（−）は基準電圧源７３に接続され、コンパレーター７４の出力はバイアス回路７６に接続されている。

次に、図３の従来のスイッチング電源装置の各回路の動作について説明する。

昇圧チョッパー回路７の出力電圧（コンデンサ５１の充電電圧）は、トランス５３の１次巻線５３ａに主スイッチング素子５２を介して供給される。ＭＯＳＦＥＴなどで構成される主スイッチング素子５２は、主制御部６０の出力端子６１からゲートに印加される主制御部６０のオン・オフ信号によりオン・オフされ、昇圧チョッパー回路７の出力電圧を１次巻線５３ａに印加したり遮断したりする。トランス５３の２次巻線５３ｂの誘起電圧は、出力整流平滑回路５４の整流ダイオード５５により整流された後、平滑コンデンサ５６により平滑されて出力直流電圧Ｖｏとして負荷回路５７に供給される。

出力電圧検出回路８０は、出力直流電圧Ｖｏの電圧値を検出して、主制御部６０にフィードバックする回路である。出力直流電圧Ｖｏは、抵抗８１，８５で分圧されてシャントレギュレーター８４に印加され、抵抗８２及びフォトカプラ８３のフォトダイオード８３ａを介してシャントレギュレーター８４に流れる電流Ｉｄは、出力直流電圧Ｖｏに基づき増減する。即ち、出力直流電圧Ｖｏが高くなるとフォトカプラ８３のフォトダイオード８３ａに流れる電流Ｉｄは増加し、出力直流電圧Ｖｏが低くなると前記電流Ｉｄは減少する。

主制御部６０は、主スイッチング素子５２の流れる電流値の上限を制御している。従って、過負荷状態に陥ると主スイッチング素子５２に流れる電流が主制御部６０の規定する上限値にクランプされる為、出力直流電圧Ｖｏが低下し始め、Ｖｆｂが上昇を開始する。

そして、フォトカプラ８３のフォトダイオード８３ａに流れる電流ｉｄは、フォトカプラ８３のフォトトランジスタ８３ｂ側に伝達され、出力直流電圧Ｖｏが高くなるとバイアス回路７６からダイオード７７及び抵抗７８を介してフォトカプラ８３のフォトトランジスタ８３ｂに流れる電流ｉｔは増加し、出力直流電圧Ｖｏが低くなると電流ｉｔは減少する。また、ＰＷＭ比較器６３の入力（−）６３ｂに印加されるフィードバック電圧Ｖｆｂは、バイアス回路７６のバイアス電圧よりダイオード７７の順方向電圧及び抵抗７８の電圧降下分を差し引いた値であるから、出力直流電圧Ｖｏが高くなると、電流ｉｔが増加して抵抗７８の電圧降下分も増加するためフィードバック電圧Ｖｆｂは低くなる。一方、出力直流電圧Ｖｏが低くなると、電流ｉｔが減少して抵抗７８の電圧降下分も減少するためフィードバック電圧Ｖｆｂは高くなる。

即ち、出力直流電圧検出回路８０は、出力直流電圧Ｖｏの電圧値を検出して主制御部６０にフィードバックする回路であり、出力直流電圧Ｖｏの電圧値が高くなると、フィードバック電圧Ｖｆｂは低くなり、出力直流電圧Ｖｏの電圧値が低くなると、フィードバック電圧Ｖｆｂは高くなる。そして、主制御部６０は、フィードバック電圧Ｖｆｂに基づき、出力直流電圧Ｖｏが常に一定となるように主スイッチング素子５２のオン・オフを制御する。

コンデンサ５１の充電電圧の入力時に、この充電電圧を起動抵抗５８を介して主制御部６０の電源端子６９に印加し、主制御部６０を起動させる。また、補助電源回路９０は、トランス５３の補助巻線５３ｃの誘起電圧を整流ダイオード９２により整流した後、平滑コンデンサ９１により平滑し、主制御部６０の電源端子６９に電源を供給する。

次に、図４を用いて主制御部６０の動作について以下にさらに詳しく説明する。図４において、（ａ）は発振器６４の出力Ｖｏｓｃ（ＰＷＭ比較器６３の入力（＋）６３ａ）
（ｂ）はフィードバック電圧Ｖｆｂ（ＰＷＭ比較器６３の入力（−）６３ｂ）
（ｃ）はコントロール電圧Ｖｃｏｎ（ＰＷＭ比較器６３の入力（−）６３ｃ）
（ｄ）は基準電圧Ｖ３（ＰＷＭ比較器６３の入力（−）６３ｄ）
（ｅ）は主制御部６０の出力端子６１の出力（ｆ）はバイアス回路７６のバイアス電圧（ｇ）はトランジスタ７５の動作を横軸に共通の時間軸をとって表してある。続いて、時間軸に沿って説明する。

（１）時刻ｔ１までの動作（トランジスタ７５オン、バイアス電圧オン）
ＰＷＭ比較器６３は、入力（＋）６３ａ、入力（−）６３ｂ、入力（−）６３ｃ及び入力（−）６３ｄの４つの入力があり、入力（＋）６３ａに対し、入力（−）６３ｂ、入力（−）６３ｃ及び入力（−）６３ｄの３つの入力のうち最も電圧の低いものが優先される。そして、入力（＋）６３ａには、発振器６４の出力Ｖｏｓｃである三角波が印加され、入力（−）６３ｂには、出力直流電圧Ｖｏの電圧値を検出し主制御部６０にフィードバックされたフィードバック電圧Ｖｆｂが印加され、入力（−）６３ｄには、定電流源６８によりコンデンサ６７に充電された充電電圧であるコントロール電圧Ｖｃｏｎが印加され、入力（−）６３ｃには、基準電源６５の基準電圧Ｖ３が印加されている。

図４より、入力（＋）６３ａの発振器６４の出力Ｖｏｓｃに対し、入力（−）６３ｂのフィードバック電圧Ｖｆｂが最も低いためフィードバック電圧Ｖｆｂが優先され、発振器６４の出力Ｖｏｓｃとフィードバック電圧Ｖｆｂが比較され、発振器６４の出力Ｖｏｓｃがフィードバック電圧Ｖｆｂよりも高い期間は、ＰＷＭ比較器６３の出力は「Ｈ」レベルとなり、ドライブ回路６２にて「Ｌ」レベルに反転して出力端子６１から出力されスイッチング素子５２はオフする。また、発振器６４の出力Ｖｏｓｃがフィードバック電圧Ｖｆｂよりも低い期間は、ＰＷＭ比較器６３の出力は「Ｌ」レベルとなり、ドライブ回路６２にて「Ｈ」レベルに反転して出力端子６１から出力されスイッチング素子５２はオンする。

即ち、出力直流電圧Ｖｏの電圧値が高くなると、フィードバック電圧Ｖｆｂは低くなり、スイッチング素子５２のオン期間が短くなるため、出力直流電圧Ｖｏは低くなるように制御される。また、出力直流電圧Ｖｏの電圧値が低くなると、フィードバック電圧Ｖｆｂは高くなり、スイッチング素子５２のオン期間が長くなるため、出力直流電圧Ｖｏ高くなるように制御される。

コンパレータ７１には、入力（＋）には基準電源７２の基準電圧Ｖ１が印加され、入力（−）にはフィードバック電圧Ｖｆｂが印加される。フィードバック電圧Ｖｆｂが基準電圧Ｖ１よりも低いため、コンパレータ７１の出力は「Ｈ」レベルとなる。よって、トランジスタ７５は常にオンし、ツェナーダイオード６６のカソードはアースに接続されているため、コンデンサ６７の充電電圧であるコントロール電圧Ｖｃｏｎは、ツェナーダイオード６６のツェナー電圧でクランプされ一定の電圧値となる。

コンパレータ７４において、入力（＋）にはコントロール電圧Ｖｃｏｎが印加され、入力（−）には基準電源７３の基準電圧Ｖ２が印加される。コントロール電圧Ｖｃｏｎが基準電圧Ｖ２よりも低いため、コンパレータ７４の出力は「Ｌ」レベルとなる。よって、バイアス回路７６は常にオンしており、主制御部６０の各回路にバイアス電圧を供給する。

図４に示すように、負荷回路５７において過負荷及び負荷短絡が生じた場合、フィードバック電圧Ｖｆｂは時間が経過するにつれて上昇する。

（２）時刻ｔ１からｔ２の動作（トランジスタ７５オフ、バイアス電圧オン）
前述のように、フィードバック電圧Ｖｆｂは時間が経過するにつれて上昇し、時刻ｔ１で基準電圧Ｖ１よりも高くなる。即ち、過負荷保護回路７０は、時刻ｔ１で過負荷を検出し以下の動作を行う。コンパレータ７１において、フィードバック電圧Ｖｆｂが基準電圧Ｖ１よりも高くなるためコンパレータ７１の出力は「Ｌ」レベルとなり、トランジスタ７５はオフし、ツェナーダイオード６６のカソードはオープンとなる。そのため、コントロール電圧Ｖｃｏｎは、ツェナーダイオード６６のツェナー電圧でクランプされなくなり、コンデンサ６７は定電流源６８により充電され、コンデンサ６７の充電電圧であるコントロール電圧Ｖｃｏｎは、時間が経過するにつれて上昇する。

ＰＷＭ比較器６３において、入力（−）６３ｂのフィードバック電圧Ｖｆｂ及び入力（−）６３ｃのコントロール電圧Ｖｃｏｎが上昇したために、入力（−）６３ｄの基準電源６５の基準電圧Ｖ３が最も低くなり、基準電源６５の基準電圧Ｖ３が優先され、発振器６４の出力Ｖｏｓｃと基準電圧Ｖ３が比較される。発振器６４の出力Ｖｏｓｃが基準電圧Ｖ３よりも高い期間は、ＰＷＭ比較器６３の出力は「Ｈ」レベルとなり、ドライブ回路６２にて「Ｌ」レベルに反転して出力端子６１から出力されスイッチング素子５２はオフする。また、発振器６４の出力Ｖｏｓｃが基準電圧Ｖ３よりも低い期間は、ＰＷＭ比較器６３の出力は「Ｌ」レベルとなり、ドライブ回路６２にて「Ｈ」レベルに反転して出力端子６１から出力されスイッチング素子５２はオンする。

コンパレータ７４において、入力（＋）にはコントロール電圧Ｖｃｏｎが印加され、入力（−）には基準電源７３の基準電圧Ｖ２が印加され、コントロール電圧Ｖｃｏｎは上昇するが、基準電圧Ｖ２よりも低いためコンパレータ７４の出力は「Ｌ」レベルを継続する。よって、バイアス回路７６もオンを継続し、主制御部６０の各回路へのバイアス電圧の供給を継続する。

（３）時刻ｔ２からの動作（トランジスタ７５オフ、バイアス電圧オフ）
前述のように、コントロール電圧Ｖｃｏｎは時間が経過するにつれて上昇し、時刻ｔ２で基準電圧Ｖ２よりも高くなる。即ち、過負荷保護回路７０は、時刻ｔ２で以下の動作を行う。コンパレータ７４において、入力（＋）にはコントロール電圧Ｖｃｏｎが印加され、入力（−）には基準電源７３の基準電圧Ｖ２が印加され、コントロール電圧Ｖｃｏｎが上昇し時刻ｔ２で基準電圧Ｖ２よりも高くなるため、コンパレータ７４の出力は「Ｈ」レベルとなる。よって、バイアス回路７６はオフし、主制御部６０の各回路へのバイアス電圧の供給を停止するため、主制御部６０の出力端子６１の出力信号は遮断され、主スイッチング素子５２はオフする。
特開２００１−９５２３６（２００１年４月６日公開）特開２００１−２６８９０２（２００１年９月２８日公開）

図３の従来例のスイッチング電源装置において、低消費電力状態で力率改善制御回路６が停止している状態で、急峻に通常負荷へ移行した場合、平滑コンデンサ５１に充電されている電圧が所定の昇圧電圧に達するよりも先に、主スイッチング素子５２に流れる電流が主制御部６０の規定する上限値にクランプされる。このため、過負荷保護回路７０が動作して、主制御部６０の出力端子６１の出力信号を遮断し、主スイッチング素子をオフしてしまうという問題があった。

また、力率改善制御回路６が停止している状態の平滑コンデンサ５１の充電電圧で最大負荷を取り出せるように、主制御部６０の主スイッチング素子５２の電流上限を設定すると、上記出力停止には陥らないが、力率改善制御回路６を動作している状態における、過負荷検出ポイントが大きくなってしまい、主スイッチング素子５２及び整流ダイオード５５が破壊する危険性が生じる。

本発明は、上記問題を解決する為になされたもので、その目的とするところは、低省電力状態により力率改善制御が停止している状態から急激に通常電力状態に移行しても、誤動作しないスイッチング電源装置を提供することにある。

本発明のスイッチング電源装置は、力率改善機能を有する昇圧チョッパー回路と、該昇圧チョッパー回路の出力電圧を高周波交流電圧に変換するトランス及び主スイッチング素子と、前記トランスの２次巻線側に接続され前記高周波交流電圧を整流平滑し負荷へ出力直流電圧を供給する出力整流平滑回路と、前記出力直流電圧を検出し検出電圧値をフィードバックする出力直流電圧検出回路と、前記フィードバックされた検出電圧値に基づき前記出力直流電圧が一定となるように前記主スイッチング素子をオン・オフ制御する主制御部と、過負荷が検出されて前記出力直流電圧が低下したときに前記主制御部出力を遮断することにより前記主スイッチング素子をオフさせる過負荷保護回路と、負荷の省電力状態のときに前記昇圧チョッパー回路の動作を停止させる一方、前記負荷の通常電力状態のときに前記昇圧チョッパー回路を動作させるように前記昇圧チョッパー回路の動作を制御する昇圧チョッパー制御回路とを備えたスイッチング電源装置において、上記の課題を解決するために、前記過負荷保護回路の動作を無効とする過負荷保護無効手段と、昇圧チョッパー回路が動作開始してから所定時間だけ前記過負荷保護回路の動作を無効とするように前記過負荷保護無効手段を制御する副服制御手段とを備えたことを特徴としている。

上記の構成において、負荷が省電力状態により、昇圧チョッパー制御回路が停止している場合、昇圧チョッパー回路の出力電圧はゼロであり、また、副制御手段も動作していない。

負荷が通常電力状態に移行し、昇圧チョッパー制御回路が動作を開始すると、副制御手段が動作して、過負荷保護無効手段を制御する。すると、過負荷保護無効手段が、昇圧チョッパー回路が動作開始してから所定時間だけ過負荷保護回路の動作を無効とする。そして、その所定時間に達したときに、過負荷保護無効手段により、過負荷保護回路の動作の無効状態が解除されるので、過負荷保護回路が動作する。それゆえ、低消費電力状態で昇圧チョッパー制御回路が停止している状態で、急峻に通常負荷へ移行しても、昇圧チョッパー回路が動作を開始してから所定時間経過するまで過負荷保護回路の動作が無効になるので、このような状態で、過負荷保護回路が動作して、主制御部が主スイッチング素子をオフしてしまうという不都合を回避することができる。

また、昇圧チョッパー制御回路が停止している状態の出力整流平滑回路から最大負荷を取り出せるように、主制御部の主スイッチング素子の電流上限を設定しても、昇圧チョッパー制御回路が動作している状態における、過負荷検出ポイントの上昇が抑えられる。これにより、主スイッチング素子及び出力整流平滑回路の破壊を回避することができる。

前記のスイッチング電源装置は、前記出力直流電圧検出回路からの検出電圧値を前記主制御部にフィードバックする経路に設けられるフォトカプラを備え、該フォトカプラのフォトトランジスタを流れる電流値が前記出力直流電圧値に略比例して増減し、前記過負荷保護回路が、前記フォトカプラのフォトトランジスタに接続され、前記電流値が規定値以下に減少した場合に前記主スイッチング素子をオフし、前記過負荷保護無効手段は、前記フォトカプラのフォトトランジスタを流れる電流にダミー電流を付加することで前記過負荷保護回路に流れる電流値を増加させ、前記出力直流電圧が低下した場合であっても前記過負荷保護回路に流れる電流値を前記規定値以下に減少させないことで、前記過負荷保護回路の動作を無効にすることが好ましい。

前記過負荷保護無効手段は、具体的には、前記フォトカプラのフォトトランジスタのコレクタ側に直列に接続される第１の抵抗及び第１のスイッチ回路から構成され、前記昇圧チョッパー制御回路から出力される前記昇圧チョッパー回路を動作させる制御信号に基づき前記第１のスイッチ回路をオンすることで前記第１の抵抗に前記ダミー電流を流すようにしている。

また、前記副制御手段は、具体的には、前記昇圧チョッパー制御回路からの前記制御信号に基づき前記過負荷保護回路の動作を無効にする前記所定時間をカウントするタイマ回路と、該タイマ回路からの前記所定時間のカウント出力に基づき前記第１のスイッチ回路をオフさせる第２のスイッチ回路とを有している。

さらに、前記第１のスイッチ回路は、具体的には、エミッタ接地された第１のＮＰＮトランジスタで構成され、該第１のＮＰＮトランジスタのコレクタが前記第１の抵抗に接続され、前記副制御手段は、前記昇圧チョッパー制御回路からの前記制御信号を整流平滑する整流平滑回路と、該整流平滑回路の平滑出力を取り出す第２の抵抗とをさらに有し、前記第２のスイッチ回路がエミッタ接地された第２のＮＰＮトランジスタで構成され、該第２のＮＰＮトランジスタのコレクタが前記第２の抵抗を介して前記整流平滑回路に接続されると共に前記第１のＮＰＮトランジスタのベースに接続され、前記第２のＮＰＮトランジスタのベースが前記タイマ回路の出力に接続され、前記昇圧チョッパー回路の動作開始時に、前記第１のＮＰＮトランジスタがオンすると共に前記第２のＮＰＮトランジスタがオフしており、前記前記昇圧チョッパーの動作開始から前記所定時間経過後に、前記第１のＮＰＮトランジスタがオフすると共に前記第２のＮＰＮトランジスタがオンすることが好ましい。

さらに、前記タイマ回路は、具体的には、第３の抵抗及びコンデンサからなるＣＲ時定数回路であり、前記昇圧チョッパー制御回路の前記制御信号により前記第３の抵抗を介して前記コンデンサを充電し、この充電電圧を前記第２のＮＰＮトランジスタのベース側に印加し、前記所定時間を前記昇圧チョッパー回路の動作開始時から前記充電電圧が前記第２のＮＰＮトランジスタをオンさせる電圧に達するまでの時間とする。

あるいは、前記副制御手段は、具体的には、前記昇圧チョッパー制御回路が動作を開始するときに所定値以上となる動作開始電圧を検出することにより前記昇圧チョッパー制御回路の動作状態を検出する動作状態検出回路と、該動作状態検出回路の検出出力に基づき前記過負荷保護回路の動作を無効にする前記所定時間をカウントするタイマ回路と、該タイマ回路からの前記所定時間のカウント出力に基づき前記第１のスイッチ回路をオフさせる第２のスイッチ回路とを有している。

また、前記動作状態検出回路は、具体的には、前記昇圧チョッパー制御回路からの動作開始電圧の入力により導通するツェナーダイオードで構成され、前記タイマ回路は、前記ツェナーダイオードの導通によりカウント動作を開始する。

また、具体的には、前記第１のスイッチ回路は、エミッタ接地された第１のＮＰＮトランジスタで構成され、該第１のＮＰＮトランジスタのコレクタが前記第１の抵抗に接続され、前記副制御手段は、前記動作状態検出回路からの検出出力を取り出す第２の抵抗とをさらに有し、前記第２のスイッチ回路がエミッタ接地された第２のＮＰＮトランジスタで構成され、該第２のＮＰＮトランジスタのコレクタが前記第２の抵抗を介して前記動作状態検出回路に接続されると共に前記第１のＮＰＮトランジスタのベースに接続され、前記第２のＮＰＮトランジスタのベースが前記タイマ回路の出力に接続され、前記昇圧チョッパー回路の動作開始時に、前記第１のＮＰＮトランジスタがオンすると共に前記第２のＮＰＮトランジスタがオフしており、前記前記昇圧チョッパーの動作開始から前記所定時間経過後に、前記第１のＮＰＮトランジスタがオフすると共に前記第２のＮＰＮトランジスタがオンする。

この構成において、具体的には、前記タイマ回路は、第３の抵抗及びコンデンサからなるＣＲ時定数回路であり、前記昇圧チョッパー制御回路の前記動作開始電圧により前記第３の抵抗を介して前記コンデンサを充電し、この充電電圧を前記第２のＮＰＮトランジスタのベース側に印加し、前記所定時間を前記昇圧チョッパー回路の動作開始時から前記充電電圧が前記第２のＮＰＮトランジスタをオンさせる電圧に達するまでの時間とする。

以上のように、本発明によれば、省電力状態において昇圧チョッパー制御回路を停止させることより省エネを図るスイッチング電源装置において、省電力状態から通常状態への急峻は負荷変動が生じても、昇圧チョッパー回路が動作を開始してから所定時間だけ過負荷保護回路の動作を無効にすることにより、出力停止という誤動作を防ぐことができる。

〔実施の形態１〕
本発明の実施の一形態について図１に基づいて説明すれば以下の通りである。

図１は、本実施の形態に係るスイッチング電源装置の構成を示している。なお、図３の従来のスイッチング電源装置と同等の機能を有する構成要素については、同一の符号を付記してその説明を省略する。

図１は、本発明の第１の実施の形態よりなるスイッチング電源装置の概略構成を示すブロック回路図である。図３の従来のスイッチング電源装置と比較して、過負荷保護回路７０の動作を無効とする過負荷保護無効回路１０（過負荷保護無効手段）と、この過負荷保護無効回路１０を制御し、力率改善制御回路６（昇圧チョッパー回路７）が動作開始してから所定時間だけ過負荷保護回路７０の動作を無効とする副制御回路２０（副制御手段）とが追加されていることが異なる。

以下に、過負荷保護無効回路１０及び副制御回路２０について説明する。

過負荷保護無効回路１０及び副制御回路２０は以下の回路構成からなる。過負荷保護無効回路１０は、第１の抵抗１１及びエミッタ接地された第１のＮＰＮトランジスタ１２から構成される。第１の抵抗１１はフォトカプラ８３のフォトトランジスタ８３ｂと、過負荷保護回路７０のコンパレーター７１の入力（−）との接続点に接続され、第１の抵抗１１のもう一端は、第１のＮＰＮトランジスタ１２のコレクタに接続されている。

副制御回路２０は、力率改善制御回路６によるスイッチング素子４のオン・オフ信号を整流平滑するダイオード２７とコンデンサ２８とからなる整流平滑回路２６、上記オン・オフ信号を整流するダイオード２９、整流ダイオード２９の出力に基づき過負荷保護回路７０の動作を無効にする所定時間をカウントするタイマ回路２３、及びこのタイマ回路２３からの出力に基づき過負荷保護無効回路１０の第１のＮＰＮトランジスタ１２を制御するエミッタ接地された第２のＮＰＮトランジスタ２２から構成される。また、タイマ回路２３は、第３の抵抗２４及びコンデンサ２５からなるＣＲ時定数回路により構成される。

そして、整流ダイオード２７のアノードは力率回線制御回路６のオン・オフ信号端子に接続され、整流ダイオード２７のカソードは第２の抵抗２１の一端に接続されている。タイマ回路２３における第３の抵抗２４の一端は整流ダイオード２９のカソードに接続され、第３の抵抗２４のもう一端はコンデンサ２５に接続され、第３の抵抗２４とコンデンサ２５との接続点は第２のＮＰＮトランジスタ２２のベースに接続されている。また、この第２のＮＰＮトランジスタ２２のコレクタは第２の抵抗２１を介して整流平滑回路２６に接続されると共に第１のＮＰＮトランジスタ１２のベースに接続されている。

次に、過負荷保護無効回路１０及び副制御回路２０の動作について説明する。負荷回路５７が省電力状態により、力率改善制御回路６が停止している場合、整流平滑回路２６のコンデンサ２８、タイマ回路２３のコンデンサ２５の充電電圧は共にゼロであり、前記第１のＮＰＮトランジスタ１２はオフである。

負荷回路５７が通常電力状態に移行し、力率改善制御回路６が動作を開始すると、整流平滑回路２６のコンデンサ２８が充電され、第２の抵抗２１を介して第１のＮＰＮトランジスタ１２のベースが充電され、オンする。このとき、第２のＮＰＮのトランジスタ２２はオフしている。

この第１のＮＰＮトランジスタ１２がオンすることにより、バイアス回路７６からダイオード７７→抵抗７８→第１の抵抗１１→第１のＮＰＮトランジスタ１２の経路でダミー電流が流れる。ＰＷＭ比較器６３の入力（−）６３ｂに印加されるフィードバック電圧Ｖｆｂはバイアス回路７６のバイアス電圧よりダイオード７７の順方向電圧及び抵抗７８の電圧降下分を差し引いた値であるから、フィードバック電圧Ｖｆｂの上昇が抑制される。

従って、通常電力状態に移行する際、主スイッチング素子５２に流れる電流が主制御部６０の規定する上限値にクランプされ、出力直流電圧Ｖｏが低下を開始しても、過負荷保護回路７０は動作しない。

そして、タイマ回路２３のコンデンサ２５は、第３の抵抗２４を介して充電されることによりコンデンサ２５の充電電圧は上昇し、このコンデンサ２５の充電電圧が第２のＮＰＮトランジスタ２２のベースエミッタ間電圧より高くなると、第２のＮＰＮトランジスタ２２がオンする為、第１のＮＰＮトランジスタ１２はオフする。第１のＮＰＮトランジスタ１２がオフすると、バイアス回路７６からダイオード７７→抵抗７８→第１の抵抗１１→第１のＮＰＮトランジスタ１２の経路で流れていたダミー電流はその経路を遮断されて流れなくなり、過負荷保護回路７０は、図２の従来例のスイッチング電源装置で説明した通りの通常の動作を行う。

このように、本実施の形態のスイッチング電源装置は、過負荷保護回路７０の動作を無効にする過負荷保護無効回路１０と、昇圧チョッパー回路７が動作開始してから所定時間だけ過負荷保護回路７０の動作を無効とするように過負荷保護無効回路１０を制御する副制御回路２０とを備えている。これにより、低消費電力状態で力率改善制御回路６が停止している状態で、急峻に通常負荷へ移行しても、力率改善制御回路６が動作を開始してから所定時間経過するまで過負荷保護回路７０の動作が無効になる。それゆえ、このような状態で、過負荷保護回路７０が動作して、主制御部６０の出力端子６１の出力信号を遮断し、主スイッチング素子５２をオフしてしまうという不都合を回避することができる。

また、力率改善制御回路６が停止している状態の平滑コンデンサ５１の充電電圧で最大負荷を取り出せるように、主制御部６０の主スイッチング素子５２の電流上限を設定しても、力率改善制御回路６が動作している状態における、過負荷検出ポイントの上昇が抑えられるので、主スイッチング素子５２及び整流ダイオード５５の破壊を回避することができる。

〔実施の形態２〕
本発明の他の実施の形態について、図２に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、本実施の形態において前記実施の形態１における構成要素と同等の機能を有する構成要素については、同じ符号を付記し、その説明を省略する。

図２は、本発明の第２の実施の形態よりなるスイッチング電源装置の概略構成を示すブロック回路図である。

図１の第１の実施の形態よりなるスイッチング電源装置と比較して、異なる点は副制御回路２０が力率改善制御回路６の動作電源端子９に接続され、タイマ回路２３と第２の抵抗２１とが力率改善制御回路動作状態検出回路３０を介して、力率改善制御回路６の動作電源端子９に接続されていることである。また、特開２００１−９５２３６号公報に示されるように、力率改善制御回路の動作電源を遮断することにより力率善制御回路の動作を停止させる図示しない回路が追加されているものとする。

以下に、副制御回路２０について詳細に説明する。

副制御回路２０は、力率改善制御回路６の動作電源端子９に接続された力率改善制御回路動作状態検出回路３０、力率改善制御回路動作状態検出回路３０の出力に基づき過負荷保護回路７０の動作を無効にする所定時間をカウントするタイマ回路２３、及びこのタイマ回路２３からの出力に基づき過負荷保護無効回路１０の第１のＮＰＮトランジスタ１２を制御するエミッタ接地された第２のＮＰＮトランジスタ２２から構成される。また、力率改善制御回路動作状態検出回路３０はツェナーダイオード３１で構成され、タイマ回路２３は第３の抵抗２４及びコンデンサ２５からなるＣＲ時定数回路から構成される。

そして、ツェナーダイオード３１のカソードは力率改善制御回路６の動作電源端子９に接続され、ツェナーダイオード３１のアノードはタイマ回路２３に接続されている。また、タイマ回路２３において第３の抵抗２４は整流ダイオード２９のカソードに接続され、第３の抵抗２４のもう一端はコンデンサ２５に接続され、第３の抵抗２４とコンデンサ２５との接続点は第２のＮＰＮトランジスタ２２のベースに接続されている。また、この第２のＮＰＮトランジスタ２２のコレクタは第２の抵抗２１を介してツェナーダイオード３１のアノードに接続されると共に第１のＮＰＮトランジスタ１２のベースに接続されている。

次に、過負荷保護無効回路１０及び副制御回路２０の動作について説明する。負荷回路５７が省電力状態により、力率改善回路９の動作電源端子９は動作開始電圧以下である場合、ツェナーダイオード３１は導通せずタイマ回路２３のコンデンサ２５の充電電圧がゼロであるため、第１のＮＰＮトランジスタ１２はオフ状態にある。

負荷回路５９が通常電力状態に移行し、力率改善制御回路６の動作電源端子９が動作開始電圧に達すると、ツェナーダイオード３１が導通し、第２の抵抗２１を介して第１のＮＰＮトランジスタ１２は、ベースが充電されてオンする。このとき、第２のＮＰＮのトランジスタ２２はオフしている。

この第１のＮＰＮトランジスタ１２がオンすることにより、バイアス回路７６からダイオード７７→抵抗７８→第１の抵抗１１→第１のＮＰＮトランジスタ１２の経路でダミー電流が流れる。ＰＷＭ比較器６３の入力（−）６３ｂに印加されるフィードバック電圧Ｖｆｂは、バイアス回路７６のバイアス電圧よりダイオード７７の順方向電圧及び抵抗７８の電圧降下分を差し引いた値であるから、フィードバック電圧Ｖｆｂの上昇が抑制される。

従って、通常電力状態に移行する際、主スイッチング素子５２に流れる電流が主制御部６０の規定する上限値にクランプされるので、出力直流電圧Ｖｏが低下を開始しても、過負荷保護回路７０は動作しない。

そして、タイマ回路２３のコンデンサ２５は、第３の抵抗２４を介して充電されることによりコンデンサ２５の充電電圧が上昇し、このコンデンサ２５の充電電圧が第２のＮＰＮトランジスタ２２のベースエミッタ間電圧より高くなると、第２のＮＰＮトランジスタ２２がオンするので、第１のＮＰＮトランジスタ１２はオフする。第１のＮＰＮトランジスタ１２がオフすると、バイアス回路７６からダイオード７７→抵抗７８→第１の抵抗１１→第１のＮＰＮトランジスタ１２の経路で流れていたダミー電流はその経路を遮断されて流れなくなり、過負荷保護回路７０は、図３の従来例のスイッチング電源装置で説明した通りの通常の動作を行う。

本実施の形態のスイッチング電源装置も実施の形態１のスイッチング電源装置と同様に、過負荷保護回路７０の動作を無効にする過負荷保護無効回路１０と、昇圧チョッパー回路７が動作開始してから所定時間だけ過負荷保護回路７０の動作を無効とするように過負荷保護無効回路１０を制御する副制御回路２０とを備えている。これにより、低消費電力状態で力率改善制御回路６が停止している状態で、急峻に通常負荷へ移行しても、力率改善制御回路６が動作を開始してから所定時間経過するまで過負荷保護回路７０の動作が無効になる。それゆえ、このような状態で、過負荷保護回路７０が動作して、主制御部６０の出力端子６１の出力信号を遮断し、主スイッチング素子５２をオフしてしまうという不都合を回避することができる。

本実施の形態のスイッチング電源装置は、動作電源端子９の電圧値をツェナーダイオード３１にて検出することにより力率改善制御回路６が動作を開始したことを検出している為、その検出は動作電源端子９の電圧値のバラツキやツェナー電圧のバラツキの影響を受ける。これに対し、前述の実施の形態１のスイッチング電源装置は、力率改善制御回路６が停止している状態、即ち力率改善制御回路６がスイッチング素子４の駆動信号を出力していない状態から、コンデンサ２８の充電電圧の上昇により力率改善制御回路６が動作を開始したことを検出している。この為、実施の形態１のスイッチング電源装置は、上記のように動作電源端子９の電圧値のバラツキやツェナー電圧のバラツキの影響を受けることがないので、本実施の形態のスイッチング電源装置より、力率改善制御回路６の動作開始を高精度に検出することができる。

本発明は、上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

本発明の実施の形態１に係るスイッチング電源装置の構成を示す回路図である。本発明の実施の形態２に係るスイッチング電源装置の構成を示す回路図である。従来のスイッチング電源装置の構成を示す回路図である。図３のスイッチング電源装置の動作を示す波形図である。

符号の説明

１交流電源
２ブリッジダイオード
３チョークコイル
４スイッチング素子
５ダイオード
６力率改善制御回路（昇圧チョッパー制御回路）
７昇圧チョッパー回路
９動作電源端子
１０過負荷保護無効回路（過負荷保護無効手段）
１１第１の抵抗
１２第１のＮＰＮトランジスタ
２０副制御回路（副制御手段）
２１第２の抵抗
２２第２のＮＰＮトランジスタ
２３タイマ回路
２４第３の抵抗
２５コンデンサ
２６整流平滑回路
２７ダイオード
２８コンデンサ
２９ダイオード
３０力率改善制御回路動作状態検出回路（動作状態検出回路）
３１ツェナーダイオード
５１平滑コンデンサ
５２主スイッチング素子
５３トランス
５３ａ１次巻線
５３ｂ２次巻線
５３ｃ補助巻線
５４整流平滑回路（出力整流平滑回路）
５５ダイオード
５６コンデンサ
５７負荷回路
６０主制御部
６１出力端子
６２ドライブ回路
６３ＰＷＭ比較器
６４発振器
６５基準電圧
６７コンデンサ
６８定電流源
６９電源端子
７０過負荷保護回路（過負荷保護手段）
７１コンパレータ
７２基準電圧
７３基準電圧
７４コンパレータ
７５ＮＰＮトランジスタ
７６バイアス
７７ダイオード
７８抵抗
８０出力電圧検出回路（出力直流電圧検出回路）
８１抵抗
８２抵抗
８３フォトカプラー
８４シャントレギュレーター

Claims

力率改善機能を有する昇圧チョッパー回路と、該昇圧チョッパー回路の出力電圧を高周波交流電圧に変換するトランス及び主スイッチング素子と、前記トランスの２次巻線側に接続され前記高周波交流電圧を整流平滑し負荷へ出力直流電圧を供給する出力整流平滑回路と、前記出力直流電圧を検出し検出電圧値をフィードバックする出力直流電圧検出回路と、前記フィードバックされた検出電圧値に基づき前記出力直流電圧が一定となるように前記主スイッチング素子をオン・オフ制御する主制御部と、過負荷が検出されて前記出力直流電圧が低下したときに前記主制御部出力を遮断することにより前記主スイッチング素子をオフさせる過負荷保護回路と、負荷の省電力状態のときに前記昇圧チョッパー回路の動作を停止させる一方、前記負荷の通常電力状態のときに前記昇圧チョッパー回路を動作させるように前記昇圧チョッパー回路の動作を制御する昇圧チョッパー制御回路とを備えたスイッチング電源装置において、
前記過負荷保護回路の動作を無効とする過負荷保護無効手段と、
昇圧チョッパー回路が動作を開始してから所定時間だけ前記過負荷保護回路の動作を無効とするように前記過負荷保護無効手段を制御する副服制御手段とを備えたことを特徴とするスイッチング電源装置。
前記出力直流電圧検出回路からの検出電圧値を前記主制御部にフィードバックする経路に設けられるフォトカプラを備え、該フォトカプラのフォトトランジスタを流れる電流値が前記出力直流電圧値に略比例して増減し、前記過負荷保護回路が、前記フォトカプラのフォトトランジスタに接続され、前記電流値が規定値以下に減少した場合に前記主スイッチング素子をオフし、
前記過負荷保護無効手段は、前記フォトカプラのフォトトランジスタを流れる電流にダミー電流を付加することで前記過負荷保護回路に流れる電流値を増加させ、前記出力直流電圧が低下した場合であっても前記過負荷保護回路に流れる電流値を前記規定値以下に減少させないことで、前記過負荷保護回路の動作を無効にすることを特徴とする請求項１記載のスイッチング電源装置。
前記過負荷保護無効手段は、前記フォトカプラのフォトトランジスタのコレクタ側に直列に接続される第１の抵抗及び第１のスイッチ回路から構成され、前記昇圧チョッパー制御回路から出力される前記昇圧チョッパー回路を動作させる制御信号に基づき前記第１のスイッチ回路をオンすることで前記第１の抵抗に前記ダミー電流を流すようにしたことを特徴とする請求項２記載のスイッチング電源装置。
前記副制御手段は、前記昇圧チョッパー制御回路からの前記制御信号に基づき前記過負荷保護回路の動作を無効にする前記所定時間をカウントするタイマ回路と、該タイマ回路からの前記所定時間のカウント出力に基づき前記第１のスイッチ回路をオフさせる第２のスイッチ回路とを有していることを特徴とする請求項３記載のスイッチング電源装置。
前記第１のスイッチ回路は、エミッタ接地された第１のＮＰＮトランジスタで構成され、該第１のＮＰＮトランジスタのコレクタが前記第１の抵抗に接続され、
前記副制御手段は、前記昇圧チョッパー制御回路からの前記制御信号を整流平滑する整流平滑回路と、該整流平滑回路の平滑出力を取り出す第２の抵抗とをさらに有し、前記第２のスイッチ回路がエミッタ接地された第２のＮＰＮトランジスタで構成され、該第２のＮＰＮトランジスタのコレクタが前記第２の抵抗を介して前記整流平滑回路に接続されると共に前記第１のＮＰＮトランジスタのベースに接続され、前記第２のＮＰＮトランジスタのベースが前記タイマ回路の出力に接続され、
前記昇圧チョッパー回路の動作開始時に、前記第１のＮＰＮトランジスタがオンすると共に前記第２のＮＰＮトランジスタがオフしており、前記前記昇圧チョッパーの動作開始から前記所定時間経過後に、前記第１のＮＰＮトランジスタがオフすると共に前記第２のＮＰＮトランジスタがオンすることを特徴とする請求項４記載のスイッチング電源装置。
前記タイマ回路は、第３の抵抗及びコンデンサからなるＣＲ時定数回路であり、前記昇圧チョッパー制御回路の前記制御信号により前記第３の抵抗を介して前記コンデンサを充電し、この充電電圧を前記第２のＮＰＮトランジスタのベース側に印加し、前記所定時間を前記昇圧チョッパー回路の動作開始時から前記充電電圧が前記第２のＮＰＮトランジスタをオンさせる電圧に達するまでの時間とすることを特徴とする請求項５記載のスイッチング電源装置。
前記副制御手段は、前記昇圧チョッパー制御回路が動作を開始するときに所定値以上となる動作開始電圧を検出することにより前記昇圧チョッパー制御回路の動作状態を検出する動作状態検出回路と、該動作状態検出回路の検出出力に基づき前記過負荷保護回路の動作を無効にする前記所定時間をカウントするタイマ回路と、該タイマ回路からの前記所定時間のカウント出力に基づき前記第１のスイッチ回路をオフさせる第２のスイッチ回路とを有していることを特徴とする請求項３記載のスイッチング電源装置。
前記動作状態検出回路は、前記昇圧チョッパー制御回路からの動作開始電圧の入力により導通するツェナーダイオードで構成され、
前記タイマ回路は、前記ツェナーダイオードの導通によりカウント動作を開始する請求項７記載のスイッチング電源装置。
前記第１のスイッチ回路は、エミッタ接地された第１のＮＰＮトランジスタで構成され、該第１のＮＰＮトランジスタのコレクタが前記第１の抵抗に接続され、
前記副制御手段は、前記動作状態検出回路からの検出出力を取り出す第２の抵抗とをさらに有し、前記第２のスイッチ回路がエミッタ接地された第２のＮＰＮトランジスタで構成され、該第２のＮＰＮトランジスタのコレクタが前記第２の抵抗を介して前記動作状態検出回路に接続されると共に前記第１のＮＰＮトランジスタのベースに接続され、前記第２のＮＰＮトランジスタのベースが前記タイマ回路の出力に接続され、
前記昇圧チョッパー回路の動作開始時に、前記第１のＮＰＮトランジスタがオンすると共に前記第２のＮＰＮトランジスタがオフしており、前記前記昇圧チョッパーの動作開始から前記所定時間経過後に、前記第１のＮＰＮトランジスタがオフすると共に前記第２のＮＰＮトランジスタがオンすることを特徴とする請求項７記載のスイッチング電源装置。
前記タイマ回路は、第３の抵抗及びコンデンサからなるＣＲ時定数回路であり、前記昇圧チョッパー制御回路の前記動作開始電圧により前記第３の抵抗を介して前記コンデンサを充電し、この充電電圧を前記第２のＮＰＮトランジスタのベース側に印加し、前記所定時間を前記昇圧チョッパー回路の動作開始時から前記充電電圧が前記第２のＮＰＮトランジスタをオンさせる電圧に達するまでの時間とすることを特徴とする請求項９記載のスイッチング電源装置。