JPS6387167A

JPS6387167A - フォワード形ｄｃ―ｄｃコンバータ

Info

Publication number: JPS6387167A
Application number: JP22830586A
Authority: JP
Inventors: Naotoshi Yugawa; 湯川　直俊; Shigenobu Iguchi; 重信井口
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1986-09-29
Filing date: 1986-09-29
Publication date: 1988-04-18
Anticipated expiration: 2010-12-18
Also published as: JPH07118912B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明はＤＣ−ＤＣコンバータの保護回路に係り、特に
１石フォワード形スイッチング電源に適用するに好適な
りＣ−ＤＣコンバータの保護回路に関する。

〔従来の技術〕

従来のこの種コンバータに対する保護回路に関するもの
として、例えば「スイッチングレギュレータの設計法と
パワーデバイスの使い方」　（誠文堂新光社刊、白圧倒
進、戸用治部著）に記載のものがある。ここに示される
ものの１つに三角波発振波と下限値を指定した直流電圧
（スレッシホールドレベル）を比較回路に加え、パルス
幅の最大値（以下デッドタイムと称する）を決める構成
がある。しかし、このような回路では、コンバータ部の
部品バラツキや入力電圧の変動に対し、必要とするデッ
ドタイムは広範囲に変化する為、充分にマージンをもっ
た幅広いデッドタイム値にしか設定できない。このため
、従来の回路例では制御パルス幅の可変領域が狭くなり
、広範囲に精度よく出力電圧を安定化できない問題があ
った。

〔発明が解決しようとする問題点〕

上記従来技術は、制御パルス幅の可変領域が狭く、広範
囲に精度よく出力電圧を安定化する点については配慮が
されていない。例えば−石式フオワードコンバータに於
て制御パルス幅を広くするため、デッドタイムを必要以
上に狭（した場合、主スイッチのオフ期間中に主トラン
スの残留エネルギーが放出できず、主スイッチが導通す
るたびに、残留エネルギーが蓄積し、遂には主トランス
が飽和することになる。飽和した場合、主スイッチのト
ランジスターや主トランスの巻線などに過大な電流が流
れ、焼損してしまう問題があった。

本発明の目的は、部品バラツキや入力電圧の変動があっ
ても安定な出力電圧が得られ、トランスを飽和させるこ
とのないＤＣ−ＤＣコンバータの保護回路を提供するこ
とにある。

〔問題点を解決するための手段〕

上記目的は、主スイッチの両端に発生する電圧と入力電
圧を比較検出する誤差増幅器を設けることにより、主ト
ランスの残留エネルギーを放出する電圧（以下、リセッ
ト電圧と呼ぶ）を検出し、検出したリセット電圧の発生
期間のみ、主スイッチを閉塞する半導体の補助スイッチ
をドライブ回路に対し設けることにより、達成される。

〔作用〕

主スイッチがオフしたときの、主スイッチの両端の電圧
は、入力電圧と主トランスのリセット電圧が合成したも
のとなる。このため、誤差増幅器により、この合成電圧
から入力電圧を差引いたリセット電圧を検出し、検出し
た電圧で半導体スイッチをオンし、このオン信号でドラ
イブ回路をオフにする。それによって主スイッチは閉塞
し、主トランスは磁気飽和することがない。

〔実施例〕

以下、本発明の実施例を第１図乃至第４図により説明す
る。第１図及び第３図は、本発明によるｏｃ−ｏｃコン
バータの保護回路の実施例であり、また、第２図及び第
４図は各実施例に於る各部のスイッチ波形を示す。

第１図及び第２図に於て、１は主トランス２の残留エネ
ルギーを放出するリセットダイオード、２は電力変換用
の主トランス、３はパワーＭＯＳ　ＦＥＴによる主スイ
ッチ、４は整流ダイオード、５はチョークトランス６に
蓄えたエネルギーを出力へ放出する整流ダイオード、６
は主スイッチ３がオフ時に出力へ電流を供給するための
チョークトランス、７は平滑用コンデンサ、８は矩形波
発振器を含むパルス幅制御回路部、９は主スイッチ３の
ドライブ回路部、１０はリセット電圧Ｖ、、を検出する
ための誤差増幅器、１１〜１４は入力電圧■。と主スイ
ッチの両端電圧ＶＯＳをレベル変換する抵抗器、１５は
誤差増幅器１０から検出されたリセ７）発生期間の信号
電圧■、をもとに動作するトランジスタ、１６、１７は
主スイッチ３をドライブするトランジスタ、１８は出力
電圧■。８ｔを検出する誤差増幅器、■、は入力電圧、
■。□は出力電圧、■３は誤差増幅器１０から検出され
たリセット発生時間の信号電圧、ＶＤＳは主スイッチ３
の両端電圧、■、は主トランス２のリセット電圧、Ｔ、
はりセット電圧■１の発生時間、Ｎ　ｌ”　Ｎ　３は主
トランス２の１次、２次及び３次巻線、Ｔ、□及びＴ。

Ｎは主スイッチ３がオン及びオフしたときの時間幅を各
々示している。

以上の構成において、主スイッチ３がオンした場合、主
トランス２の１次巻線Ｎ１には、入力電圧■、が印加さ
れ、主トランス２の２次側に接続されている整流ダイオ
ード４は順方向の電圧が印加されるため導通し、出力端
子に電流を供給する。

また、主スイッチ３がオフすると、整流ダイオード４が
逆方向の電圧印加となるためカットオフし、主トランス
２を通しての電力伝達はなくなる。しかし、主スイッチ
３がオフした瞬間に、チョークトランス６に逆起電力が
発生し、出力端子に電流を供給する。この動作に於て、
主スイッチ３がオンした場合、主トランス２の１次巻線
Ｎ１に流れる電流は、負荷電流に比例した電流と１次巻
線Ｎ。

のインダクタンスを励磁する励磁電流との合成電流が流
れ、負荷電流に比例した分は２次側へ伝達されるが、励
磁電流の成分は、そのまま主トランス２に蓄積され、残
留エネルギーとなる。この励磁電流による蓄積エネルギ
ーが残存している状態で次のサイクルに移り、主スイッ
チ３が再び導通すると１次巻線Ｎ１に、入力電圧■、が
印加され、更に残留エネルギーが蓄積され、遂には主ト
ランス２が飽和する。飽和すると主トランス２は空芯の
コイルとなるため１次巻線Ｎ、のインダクタンスが非常
に小さな値となり、過大な電流が流れ、主スイッチ３や
主トランス２の巻線を焼損することになる。これを防止
するため、１次巻線Ｎ、に電圧を積み上げた３次巻線Ｎ
３を設け、主スイッチ３がオフになると、この３次巻線
Ｎ３がらリセントダイオードを通して入力側のコンデン
サ１９へ残留エネルギーを逃がしてやることにより、主
トランス２の飽和を防止することができる。ここで、３
次巻線Ｎ３の電圧は入力電圧Ｖ、によりクランプされる
ことになるので、Ｎ、の巻線に誘起される電圧■、は、となり、主スイッチ３の両端の電圧は、このリセット電
圧■、と入力電圧■。が合成されたものとなる。また、
主スイッチ３がオフしたとき、主トランス２の磁束変化
量は等しいことから、■、×Ｔ、＝　ｖ、ＸＴＯＮ　・
・・・・・・・・　（２）となる。また、リセット時間
Ｔ１．は、Ｔｒ　＜　　Ｔ（ＩＦＦ　　・・・・・・・
・・・・・・・・・・・・・・・・・　（３）の条件を
満足する必要がある。

これらの条件に於て問題なのは、例えば、入力電圧■。

が異常低下したとき、ＤＣ−ＤＣコンバータとしては一
定電力を得る動作モードとなるため、ＴｏＮが広がり、
結局、■。ＸＴＯＮは、はぼ一定の値となるが、リセッ
ト時間Ｔｒは主トランス２の１次巻線数Ｎ、と３次巻線
数Ｎ３の巻線数で決まっているため変化しない。このた
め、（３）式の条件が満足できなくなり、主トランス２
は飽和する。

よって、本発明による保護回路があると、リセット時間
Ｔ、、を検出し、検出した信号電圧■、で、主スイッチ
３を閉塞することにより、確実に（３）式を満足するよ
うにしている。

即ち、入力電圧ｖｅを抵抗１１と１２でレベル変換した
電圧を基準電圧とし、反対入力にはリセット電圧■、と
入力電圧■。が合成された主スイッチ３の両端電圧■、
を抵抗１３と１４でレベル変換した電圧を誤差増幅器１
０へ印加することにより、リセット電圧の発生時間幅Ｔ
、、を検出する。検出したＴ、は、新たに設けたトラン
ジスタ１５をオンし、パルス幅制御部からの出力電圧を
０■付近まで落とし、ドライブ回路並びに、主スイッチ
３を閉塞する。これにより、主スイッチ３や主トランス
巻線の焼損が防止できる。

また、第３図及び第４図による別の実施例によれば、主
トランス２の３次巻線Ｎ３の電圧を検出することにより
、リセット時間幅を直接検出する方法であり、その他の
構成及び動作は第１図及び第２図で説明した内容と同一
であるため省略する。

また、新たに設けたトランジスタ１５を、原理的に蓄積
電荷のないＭＯＳ　ＦＥＴにすることにより、ストレー
ジがない状態で主スイッチ３を閉塞することができるた
め、高速スイッチングに対応することができる。

また、整流ダイオード４のリカバリータイムが大きい場
合は、リカバリーの間は整流ダイオード４が短絡された
状態となり、主トランス２はクランプされ、−瞬リセッ
トが遅れることがある。特に、リカバリータイムはダイ
オードの種類が変ると太き（変化し、かつ、バラツキが
大きい、このような予測しがたい部品バラツキに対して
も、本発明によれば直接、リセット時間を検出して制御
しているため、主トランスを飽和させることはない。

なお、以上の実施例の説明では、主トランス２のリセッ
ト検出を、トランス巻線の電位を誤差増幅器と抵抗によ
って行なうものとして説明したが、リセット巻線に流れ
る電流を検出する方法など、他の方法に置きかえてもよ
い。

〔発明の効果〕

本発明によれば、入力電圧の異常低下や部品バラツキが
あっても、リセット時間を確保することができ、主スイ
ッチや主トランスの巻線の焼損を防止することができる
。

【図面の簡単な説明】

第１図は本発明の第１の実施例の回路図、第２図は第１
図の実施例における各部のスイッチ波形図、第３図は第
２の実施例の回路図、第４図は第３図に於る各部のスイ
ッチ波形図である。１・・・リセットダイオード、２・・・電力変換用の主
トランス、３・・・パワーＭＯＳ　ＦＥＴ　、　４・・
・整流ダイオード、５・・・整流用ダイオード、６・・
・平滑用のチョークトランス、７，１９・・・コンデン
サ、８・・・パルス幅制御部、９・・・ドライブ回路部
、１０と１８・・・誤差増幅器、１１〜１４・・・抵抗
、１５〜１７・・・トランジスタ。代理人　弁理士　　秋　本　正　実名　２　図

Claims

【特許請求の範囲】

１、パルス幅信号により駆動されるドライブ回路と、該
回路によって制御される主スイッチと、該主スイッチに
負荷として接続され２次巻線に交流電圧を発生する主ト
ランスと、前記２次巻線出力を整流平滑する整流平滑回
路とを備えたフォワード形のＤＣ−ＤＣコンバータにお
いて、前記主トランスのリセット状態を検出する検出手
段と、該検出手段によるリセット検出時間中にのみ前記
主スイッチを閉塞する補助スイッチとを設けたことを特
徴とするＤＣ−ＤＣコンバータの保護回路。