JPS6212376A - スイツチング電源 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、スイッチング電源に係り、特に自励発振方式
における保護回路方式に関するものである。

〔発明の背景〕

従来のスイッチング電源では、実開昭５６−５２４８９
号公報に記載のように、可飽和リアクトルを用いたオン
期間制御が行なわれていた。しかし、オン期間の最大値
を決定するものがなく、それらの保護については配慮さ
れていなかった。

〔発明の目的〕

本発明の目的は、簡単な回路構成で高い定電圧精度の自
励発振方式の電源を安全に動作させ、信頼性の高い電源
を提供することにちる。

〔発明の概要〕

本発明は、自励発振のオフ期間を一定として、オン期間
制御で出力電圧を安定化させる回路構成をとり、オン期
間の最大値が可飽和リアクトルの磁束密度の変化の最大
値を決める回路を具備することにより決定されている。

〔発明の実施例〕

以下、本発明の実施例を第１図によって説明する。

図において、１は主スィッチ素子Ｑ１のオフ期間決定回
路、２はＱｌのオン期間決定回路、３は印加された電圧
時間積によってインピーダンスを変化させる変換素子、
４は出力電圧を検出し信号を出す電圧検出回路である。

以下この回路動作について簡単に説明する。

直流入力電圧Ｅが投入されると１及び２の回路内に電流
が流れる。１の回路によ多信号電圧が素子Ｑ１のゲート
電極に印加され、Ｑｌはオンし始め起動する。それによ
り２の回路よりＱｌをオンする電圧を印加しＱｌはオン
状態となる。次に２の回路のｅ端子からＱｌをオフさせ
るための副スイツチ素子Ｑ２のペース電極に電流を流し
Ｑ２をオンし、Ｑｌのゲート・ソース間電極間の電圧を
下げＱｌはオフする。Ｑｌがオフしてから一定時間経過
後、１０回路からＱｌのオフ期間の終了を知らせる電圧
をＱｌのゲート電極に与え、Ｑｌがオンする。これらの
動作の繰り返しによりこの回路は発振をする。

Ｑｌがオン、′オフを繰り返す事により変圧器Ｔ１の第
１次巻線ｎ１には電圧が発生し、変圧器作用によって第
２次巻線ｎ２に電圧が誘起するっｎ２に誘起した電圧は
ダイオードＤＩ、Ｄ２及びリアクトルＬ１．　　コンデ
ンサＣ１の働きにより整流平滑された出力電圧Ｖｏが負
荷抵抗比に供給される。

出力電圧ＶｏはＱｌのオン期間ｔｅａと発振周期Ｔによ
って決まり、ｔ、、／Ｔに比例して増減する。

本回路では１の回路動作によってオフ期間一定の発振を
するため、出力電圧Ｖ。はオン期間ｔ、、によって決定
される。

電圧検出回路４は、出力電圧Ｖｏをに、　　を端子より
検出し、回路内の基準電圧との比較によりその差分に比
例した誤差信号電圧をｉ＋　　Ｊ端子に出力する。その
電圧は変換素子３に入力される。

変換素子３は第２図に示す様な角形の磁気特性を持ちｓ
　　”ｅ　　Ｊ端子間に入力された電圧時間積によって
、ｇ、ｈ端子間の状態が高インピーダンスから低インピ
ーダンス状態へ移るまでの時間を変化させる。その時間
は１周期前のオフ期間に入力された電圧時間積によって
決まる。その入力された電圧時間積が大きい場合にはｇ
、ｈ端子のインピーダンスの状態が変化するまでの時間
が長く。

電圧時間積が小さい場合にはその時間が短かくなる。Ｑ
ｌのオフ期間は前述の様に一定であるため。

変換素子３で変化させ得る時間はｉ、ｊ端子間に入力さ
れた電圧にのみ依存する。

変換素子３０ｇ、ｈ間のインピーダンスが高い状態から
低い状態に変化すると、オン期間決定回路２はｅ端子か
らＱ２にベース電流を流し、Ｑ２をオンさせる。それに
よってＱｌがオフする。即ち出力電圧検出の信号により
Ｑｌのオン期間は変化する。出力電圧Ｖｏを一定に保つ
様に誤差信号電圧を出力する様に４の回路を構成する事
により出力電圧を所望の安定した直流電圧として得る事
ができる。いわゆるフィードバック制御の動作をする。

この回路では、オフ期間を一定としてオン期間制御を行
なうため、簡単な回路構成とする事ができ、高い出力電
圧精度が得られ、発振周期も比較的安定して得られる利
点がある。しかし、この回路ではオン期間の最大値を制
限するものがなく、入力電圧の低下や負荷急変によジオ
ン期間が過大となり％Ｑ１に過大な電流が流れる欠点を
有している。以下、それらについて説明する。

例えば、負荷が急変し重くなった場合、出力電圧Ｖｏが
低下する。４０回路により、変換素子３へその出力電圧
低下分を補償するための電圧が入力される。しかし、４
の回路の過渡応答特性により入力される誤差検出電圧が
過渡応答を示し、一時的に過大となる現象を生ずる。そ
の間、Ｑｌのオン期間も過大となる。

変圧器Ｔ１はＱｌのオン期間に印加された電圧時間積と
同一の電圧時間積をオフ期間に発生し、リセットする必
要がある。本回路では、オフ期間一定であるため、前記
理由によりオン期間をある一定期間以下としなければな
らない。また変圧器Ｔ１のオン期間の設計の許容値によ
っても制限される。オン期間が、その限度を越えた場合
、変圧器Ｔ１は飽和し、それによりＱｌに過大なドレイ
ン電流が流れ破損に至る。

これを第２図に示す変換素子３の磁気特性によってみて
みると、平常動作においては変換素子３に入力された電
圧時間積によって、素子の磁束密度はＢｍから８１まで
変化する。即ち、その変化幅をΔＢとすると変換素子の
入力置屋をＶＩＪＩ素子等によって決まる比例定数をＫ
とするとΔＢ＝Ｋ　−ＶＢ−ｔｍｔｔ となる。許容される最大オン期間ｔ、０．によって決ま
る磁束密度の変化幅をΔＢ、、、ヨとすれば。

ΔＢはΔＢ□８以下としなければならない。しかし、入
力された電圧ＶＩＪが大きく磁束密度が第２図中のＢ２
点にまで達したとすると１次のオン期間はＢ２からＢｍ
に達するまでの時間となりΔＢ、、−を越えてしまい危
険である。

本実施例では、変換素子３の磁束密度の変化量をΔＢ□
８に留めておく手段を設ける事により、Ｑｌのオン期間
が過大とならない様にするものである。Ｑｌがオンして
から一定時間後に信号を発生させ、Ｑ２をオンさせる事
により大きな電圧時間積が変換素子３に入力されても、
ΔＢをΔＢ□よに留めておく事ができる。

次に、この手段を実現するための具体例について述べる
。

第３図に１の回路の例を示す。この回路はＲ３１゜Ｃ３
１の時定数によって主スィッチ素子Ｑ１のオフ期間を一
定とする様に、Ｑｌのゲート電極に電圧を印加するもの
であり、昭和６０年度電子通信学会総会全国大会ム２７
７７等で発表され公知であるので説明を省略する。

第４図に２の回路の１例を示す。図中のＢ４は第１図中
の変圧器Ｔ１の第４次巻線である。Ｂ４は、Ｑｌのオン
期間に黒丸を正極性とする電圧を誘起し、その電圧はＱ
ｌのゲート電極に印加される。Ｑｌがオンしてから第４
図中のｇ、ｈ端子間に接続された変換素子３のインピー
ダンスが低くなると、抵抗Ｒ４１に電流を流す。抵抗に
よる電圧降下によりｅ、ｆ端子間に電圧を発生させＱ２
をオンさせる。

第５図に変換素子３として、角形特性を持った可飽和リ
アクトルを示す。これと同様の動作をする素子を用いて
も構成は可能である。

第６図に電圧検出回路４の回路例を示す。ｋ。

を端子より検出された出力電圧は、Ｒ６３，ＺｎＳ３に
より得られる基準電圧と比較し、その誤差電圧をＩＣ６
１，Ｑ６１による回路にて増幅し、変換素子３の入力端
子ｉｅ　　Ｊに入力する。

第７図に変換素子３の磁束密度の最大値ΔＢ□。

を決定するための回路例を示す。Ｒ７１とＺＤ７１によ
り一定電圧を得て、几７．２及びＲ７３を介してＣ７１
が充電される。その充電電圧が上昇し。

やがてＺＤ７２を導通する電圧に達すると、ｅ端子より
電流が流れ、第１図におけるＱ２をオンさせる。この他
の回路を用いても一定期間を経てから信号を発生させる
回路の構成は可能であり、同様の効果を得る事ができる
のは明らかである。

次に、他の実施例について第８図に示す。図における記
号は第１図のそれと対応し共通である。

この回路では、変換素子３の磁束密度の最大値を決定す
る回路を変圧器Ｔ１の２次側で構成した例である。図中
６の回路はｍ、を端子よりＱｌのオン状態を検出し、Ｑ
ｌがオンしてから一定時間経過後にし、を端子に信号電
圧を出力する。その信号が変換素子３及びオン期間決定
回路２に伝達しＱ２をオンさせる信号となる。

第９図に、６の回路の具体例を示す。図においては、抵
抗とコンデンサの時定数によって遅延口・路を用いてい
るが、第７図に示す回路と同様な動作である。しかるに
、第８図に示す回路構成でも第１図に示す回路構成と同
様の効果が得られる事は明らかである。また変圧器の２
次側回路で構成した場合、１次回路の簡素化が計れ、安
全規格等の適合に大変有利である。

〔発明の効果〕

本発明によれば、スイッチング電源の起動、停止時及び
負荷急変等における制御の過渡応答に対し、オン期間最
大値が変圧器を飽和させない期間内に限定されるので、
安全な自励発振動作を得られる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示す図、第２図は素子３の
特性を示す図、第３図から第７図は第１図に示した回路
の部分構成図、第８図は他の実施例を示す図、第９図は
第８図の部分構成図である。 Ｅ・・・直流入力電圧、Ｑｌ・・・主スィッチ素子、Ｑ
２・・・副スイツチ素子、Ｔ１・・・変圧器、１・・・
オフ期間決定回路、２・・・オン期間決定回路、３・・
・変換素子。 ４・・・電圧検出回路、５・・・遅延時間発生回路、６
・・・遅延時間発生回路。

Claims (1)

1. 【特許請求の範囲】 １、直流入力電源と変圧器の第１次巻線とスイッチ素子
   とが直列に接続された回路と、前記変圧器の第２次巻線
   より得られた出力を整流、平滑して直流出力電圧を得る
   回路とを備えたスイッチング電源において、前記スイッ
   チ素子のスイッチング周期の下限を決定する回路を具備
   したことを特徴とするスイッチング電源。 ２、特許請求の範囲第１項において、スイッチング電源
   は、前記直流出力電圧から得られる信号を前記変圧器の
   １次回路に磁束密度の変化として伝達する素子を備えて
   おり、前記素子の磁束密度の変化の最大値を決定する回
   路を具備することを特徴とするスイッチング電源。 ３、特許請求の範囲第２項において、前記１次回路には
   、前記スイッチ素子のオフ期間を一定とする回路を備え
   、前記伝達する素子は前記スイッチ素子のオン期間を決
   定する可飽和リアクトルであり、前記可飽和リアクトル
   の磁束密度の変化の最大値を決定する回路を具備するこ
   とを特徴とするスイッチング電源。 ４、特許請求の範囲第３項において、前記可飽和リアク
   トルの磁束密度の変化の最大値を決定する回路は、前記
   スイッチ素子がオンしてから一定時間経過後に信号を発
   生する遅延信号発生回路であることを特徴とするスイッ
   チング電源。 ５、特許請求の範囲第４項において、前記スイッチング
   電源は、前記遅延信号発生回路を前記変圧器の２次側で
   構成したことを特徴とするスイッチング電源。