JPS6121578A - 二次元視覚認識装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈発明の技術分野〉 本発明は一静止もしくは移動中の被認識物体を画像化し
て入力パターンを求め、この入力パターンを標準パター
ンと照合して、被認識物体を認識する二次元視覚認識装
置に関連し、殊に本発明は−パターン照合に際し一標阜
パターンに対する入力パターンの位置すれ量を高速検知
する新規位置ずれ検出方式を提供する。

〈発明の背景〉 一般に二次元視覚認識装置は、入力パターンと標轄パタ
ーンとを画像上で重り合わせ、両パターンの重合一致度
合を検出して、被認識物体を認識するものである。従っ
てパターン照合に際しては、両パターンを正確に、位置
合わせする必要があり、従来はＸＹステージ等を用いて
被認識物体を所定停止位置に位置決めした後、これをテ
レビカメラで撮像して入力パターンを求め、この入力パ
ターンにつき標準パターンと照合処理を行なっている。

ところがこの種方式の場合、被認識物体の位置決め機構
が必要であるから、装置全体の構造か複雑化すると共に
、位置決め操作の時間分だけパターン照合に時間かかか
る等、多くの不利があった。

そこて゛発明者（襦−人力パターンおよび標準パターン
につき対応する角部分等の位置を画像士て検出し、その
位置すれ量を算出することにより、パターン相互間をデ
ータ上で位置合わせする方式を開発した。ところかこの
方式の場合、もし入力パターン等にノイズが含まれてい
ると一ノイズ部分かパターンの一部と誤認されることか
あり、かかる場合には、誤ったパターンの゛位置合わせ
が行なわれ、物体認識が不能となる虞れかあることが判
明した。

〈発明の目的〉 本発明は−パターンにノイズが含まれていても、標準パ
ターンに対する入力パターンの位置ずれ量を正確且つ高
速に検知して、パターン間の位置修正をデータ上で実施
可能とすることによって、入力パターンか位置すれして
も、迅速且つ容易に物体認識を行ない得る二次元視覚認
識装置を提供することを目的とする。

〈発明の構成および効果〉 上記目的を達成するため一本発明では、標準パターンお
よび入力パターンをメモリへ取り込む際、各パターンを
構成する′黒画素数を水平走査行毎に計数して、その行
の黒画素数とメモリの垂直アドレスとを積算すると共に
、黒画素計数タイミング毎にメモリの水平アドレスを加
算してゆき、最後に全走査行に亘る」−配積算値および
加算値の総和を総黒画素数で割って夫々パターンの垂直
および水平荷重平均値を求め、しかる後に両パターンの
荷重平均値の差を標準パターンに対する入力パターンの
位置すれ量として算出することとした。

本発明によれば、被認識物体を所定停止位置に位置決め
する等の必要がなく特別な位置決め機構が不要となり、
装置全体を簡易化できると共に、位置決め操作に要する
時間を節約し得、物体認識処理の効率を向上できる。ま
た各パターン位置を、画像解析等の複雑なソフト処理に
よらず、カウンタ等の簡易なハード構成を利用して求め
得るから、処理効率の向上に一層貢献する。更に黒画素
数とメモリアドレスとの積から求める荷重平均値をもっ
て各パターン位置を規定すると共に、両パターンの荷重
平均値の差からパターン間の位置ずれ量を検出するから
、板金パターンにノイズを含まれていても、ノイズ部分
がパターンの一部であると誤認される等の不都合が生じ
ず一正確なパターンの位置ずれ検出並ひに修正を実施し
得、物体認識精度が向」ニする等、発明目的を達成した
顕著な効果を奏する。

〈実施例の説明〉 第１図は本発明にかかる二次元視覚認識装置の回路構成
例を示す。図中テレビカメラ１は一静止または移動中の
物体２を例えは上方より撮像し、飛越走査にかかる画像
出力（第３図（１）に示す）を同期分離回路３へ送出す
る。同期分離回路３は、前記画像出力より水平同期信号
１−Ｉ　Ｄ、垂直同期信号ＶＤ、奇数フィールド（ｍ号
ＯＤ（第３図（２）に示す）、クロック信号ＣＫ（第３
図（４）に示す）等を分離し、ビデオ信号ＶＤｉ　　を
２値化回路４へ出力する。２値化回路４は、第３図（３
）に示す如く、ビデオ信号Ｖｌ）ｉ　に対し一定のスレ
シュホールドレベルＴ　Ｈを設定し、ビデオ信号ＶＤｉ
　の奇数フィールドにつぎ白黒２値化して２値化パター
ンを形成出力する。２値化回路４には、モード切換スイ
ッチＳＷ１を介して基準メモリ５およびバッファメモリ
６か接続されており、モード切換スイッチＳ　Ｗ　１を
学習モード側ａにセットして標準モデルを撮像スるとき
、基準メモリ５に例えば第２図（１）に示す標準パター
ンＰが格納され−またモード切換スイッチＳＷ】を認識
モード側すにセットして被認識物体を撮像するとき、バ
ッファメモリ６に例えば第２図（２）に示す入力パター
ンＰｉか格納される。本実施例の場合、各パターンは縦
横２５６ビツトの画素範囲に格納され、第２図［１）　
＋２１に示す例では一人カパターンＰｉは標準パターン
Ｐに対し右上方向へ位置ずれしている。

尚第１図中−水平カウンタ７．９および垂直カウンタ８
．１０は、標準パターンＰや入力パターンＰｉの読み書
きに際し一夫々メモリ内の画素位置をアト、レス指定す
る。またゲート回路１１．１２および１３．１４は、奇
数フィールド信号ＯＤやクロック信号ＣＫで開閉制御さ
れ、書込み制御信号Ｗや読出し制御信号ｋを各メモリ５
．６へ供給する。更にゲート回路１５は奇数フィールド
信号０１）で開閉制御され、タロツク信号Ｇ　Ｋを水平
カウンタ７．９および垂直カウンタ８．１０へ夫々供給
する。

前記２値化回路４には、連動するモード切換スイッチＳ
　Ｗ　１、ｓ　ｗ　２を介して黒画素検知回路１６か接
続され、更に黒画素検知回路１６にはオア回路１７を介
して画素カウンタ１８が接続されている。黒画素検知回
路１６は各パターンを構成す−る黒画素（第２図中、斜
線部分）を検知し、画素カウンタ１８は黒画素検知回路
１６の出力（黒画素数）を計数する。また黒画素検知回
路１６の出力側には加算器１９が接続してあり、この加
算器１９は黒画素検知タイミング毎に基準メモリ５やバ
ッファメモリ６の水平アドレスを各水平走査行について
ハード的に加算してゆく。この水平走査行毎の加算値は
バッファレジスタ２０に取り込まれ、このバッファレジ
スタ２０によって前記加算・値の累積値か保持される。

前記画素カウンタ１８の計数データは水平ブランキング
期間毎に、またバッファレジスタ２０の累積値は水平走
査終了時点て夫々Ｉ／　Ｏ（Ｉｎｐｕｔ　１０ｕｔｐｕ
ｔ　）ポート２１を介してＣＰＵ（Ｃｅｎｔｒａｌ　Ｐ
ｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ　）　　２２　ニ取り込
まれ、ＣＰＵ２２は取り込んだ計数データや累積値に基
つき後記する荷重平均値を算出した後−標準パターンＰ
に対する入力パターンＰｉの位置すれ景ΔＸ、ΔＹを求
める。

尚前記水平アドレスの加算値は、水平ブランキング期間
毎にＣＰＵ２２内へ取り込み−これをＣＰＵ２２におい
て累積処理することも可能である。

また前記基準メモリ５およびバッファメモリ６の読出し
出力側には、エクスクル−シブ・オア回路２３（以下、
ＥＸ、オア回路２３という）が接続され、更にＥＸ、オ
ア回路２３の出力側は前記オア回路１４７を介して画素
カウンタ１８に接続されている。前記ＥＸ、オア回路２
３は、パターン照合に際し、両メモリ５−６から読み出
した画素データが不一致のとき、論理「１」の出力を出
すもので、従ってこの場合、画素カウンタ１８は両パタ
ーンにおける不一致画素数を計数することになる。この
計数データはＩ１０ポート２１を経てＣＰＵ２２に取り
込まれ、ＣＩ’Ｕ２２はこのデータ内容を表示部２４に
表示すると共に、設定スイッチ２５で設定されたしきい
値と大小比較して、パターンの一致、不一致を判定する
。尚図中、Ｆ　ＲＯＭ　（ＰｒｏｇｒａｍｍａｂｌｅＲ
ｅａｄ　０ｎｌｙ　Ｍｅｍｏｒｙ　）　２６は位置すれ
修正等ノ一連のプログラムを格納し、またＲ　Ａ　Ｍ　
（ＲａｎｄｏｍＡｃｃｅｓｓ　Ｍｅｍｃ？ｙ　）　２７
は各種データの格納する他、処理実行のためのワークエ
リアを何する。またゲート回路２８−２９はＣＩ’Ｕ２
２に対し割込み信号１ＮＴ１．２を発生させる回路であ
り、オア回路３０は画素カウンタ１８をリセットする回
路である。

第４図（１）は基桑メモリ５に格納された標準パターン
Ｐを、また第４図（２）はバッファメモリ６に格納され
た入力パターンＰｉを夫々示す。図中、Ｇ、、Ｇ２は標
準パターンＰおよび入力パターンＰｉの荷重平均位置（
重心位置）、Ｘ、、Ｙ、。

Ｘ　２　、　Ｙ　２は重心位置ＧＩＩ０２の位置データ
を夫々示しており、入力パターンＰｉの重心位置Ｇ２は
標準パターンＰの重心位置Ｇ、に対し、水平方向にΔＸ
、垂直方向にΔＹたけ位置ずれしている。

然してモード切換スイッチＳＷ１、ＳＷ２を学習モード
側３に設定した後、テレビカメラ１により標準モテルを
撮像すると−ビデオ信号ＶＤｉ　の最初の奇数フィール
ドにっき２値化処理が実行され、標準パターンＰが基準
メモリ５に書込み形成される。これと同じ時間タイミン
グで２値化回路４の出力が黒画素検知回路６へ送られ、
画素カウンタ１８が黒画素検知回路１６の出力（黒画素
数）を計数すると共に、加算器１９が黒画素検知タイミ
ング毎に基準メモリ５の水平アドレスを加算し、水平走
査行毎の加算値か／Ｓツファレシスタ２０に取り込まれ
て累積される。そしてｃｒ’ｕ２２に対しては各水平ブ
ランキング期間毎に割込み信号ｌＮＴ１か発生し、その
都度画素カウンタ１８の引数内容か読み込まれる。

第５図はかかる割込み制御動作を示すもので一同図中、
ｒｊｉ　　は画素カウンタ１８の計数値を、Ｙｉ　は基
準メモリ５の垂直カウンタ８の計数値（基準メモリ５の
垂直アドレス）を夫々示す。

今Ｙｉ行目（但しＹｉ（２５６）の水平走査ラインにつ
き黒画素計数動作を完了した時点を想定するとへますＣ
ＰＵ２２はステップ４１て垂直カウンタ８の計数値Ｙｉ
を読み取り一つきのステップ４２で画素カウンタ１８の
計数値ｎｉを読み取る。つきにステップ４３において、
計数値ｎｉの累装置Ｎ１を演算し、更にステップ４４に
おいて、垂直カウンタ８の計数値Ｙｉ　と画素カウンタ
１８の計数値ｎｉとの積Ｙｉ　ｎｉ　　を算出して、そ
の累積値ＮＴ、　　を求める。つきにステップ４５にお
いて、垂直カウンタ８の計数値Ｙｉが最終水平走査行（
本実施例では２５６行）に達したか否かがチェックされ
−その判定か’ＮＯ”のとき−スクート時点の割込み待
の状態ｌこ戻り、っきの水平走査行につき同様の黒画素
計数動作か実行される。

」１記ステップ４１〜ステップ４４の各処理が繰り返し
実行されて１．垂直カウンタ８の計数値Ｙｉがｒ２５６
Ｊに達１７たとき−ステップ４５の判定か’ＹＥＳ″と
なり、つきのステップ４６において一前記累積値ＮＴ、
を累積値Ｎ１て割ってＮＩ ると共に、この算出データをＲＡＭ２９のデータ設定領
域Ｙ１　へ格納する。つきにステップ４７において、バ
ッファレジスタ２０より水平アドレス加算値の累積値Ｎ
Ｔ、’を読み枢り、ステップ４８で累積値ＮＴ、’を累
積値Ｎ１で割って水平ＩＮ。

・−夕設定領域Ｘ＋”ｈ格納した後、ステップ４９．５
０て前記累積値Ｎ’ｌ”、、Ｎ、をクリアする。

つきに被認識物体の認識処理を実行する場合、モード切
換スイッチｓｗ１．ｓｗ２を認識モード側すに設定した
後、同様の撮像操作を実行する。この場合入力パターン
Ｐｉはバッファメモリ６に格納されることになり、前記
同様に奇数フィールドの時間タイミングで入力パターン
Ｐｉの書込みが実行される。またこれと同し時間タイミ
ングで画素カウンタ１８による計数動作、更には加算器
１９による加算動作が実行されると共に、各水平ブラン
キング期間毎にＣＰ　Ｕ　２２に対し割込み信号ｌＮＴ
ｌが発生せられる。

第６図（１）はかかる割込み制御動作を示す。同図のス
テップ５１〜５８は、前記第５図のフローチャートと同
様であリーステップ５３て画素カウンタ１８の計数値　
、Ｉの累積値Ｎ２を求め、ステップ５４て画素カウンタ
１８の計数値ｎｌ’と垂直カウンタ１０の計数値Ｙ１と
の積Ｙ　ｉｎ　ｉ’の累積値ＮＴ２　とを求め、ステッ
プ５６てこの両者から入力パターンＰｉの垂直荷重平均
値Ｔ２ □−を求めて−これをＲＡＭ２９のデータ設定領域Ｙ２
へ格納する。更にステップ５７でバッファレジスタ２０
より水平アドレス加算値の累積値ＮＴ２′を読み取り、
ステップ５８で累積値ＮＴ２′を累積値Ｎ２て割って水
平荷重平均値域Ｘ２へ格納する。

かくてステップ５９において一領域Ｘ２．Ｘ。

の各データ内容の差からパターン間の水平方向の位置す
れ量ΔＸが算出され、つきのステップ６０において、領
域Ｙ２．Ｙ、の各データ内容の差から垂直方向の位置す
れ量ΔＹが算出される。

そしてつきのステップ６１．６２で前記位置すれ量ΔＸ
を水平カウンタ９に、位置すれ量ΔＹを垂直カウンタ１
０に夫々プリセットして、位置すれ修正した後−ステッ
プ６３．６４て累積値ＮＴ２．Ｎ２をクリアする。

そしてつきの偶数フィールドにおいて一水平および垂直
カウンタ７．８にて基桑メモリ５を、またプリセットし
た水平および垂直カウンタ９．１０にてバッファメモリ
６を一夫々アドレス指定して、標票パターンＰおよび入
力パターンＰｉの構成画素テークを順次読み出すとき、
両パターンＰ、Ｐｉは位置すれが修正された重なり状態
でテーク比較されることになる。その結果、両画素デー
タが不一致のとき、ＥＸ、オア回路２３が論理「１」の
信号を出力し一画素カウンタ１８によってこの不一致画
素数が計数される。そして各水平ブランキウグ期間毎に
ｃ　ｐ　ｕ　２２に対し割込み信号ＩＮ丁２が発生し、
第６図（２）に示す処理フローか開始せられる。

まずステップ７１において−ＣＰＵ２２はＲＡ　Ｍｇ２
に設定した行カウンタＹに１加算した後、つきのステッ
プ７２で画素カウンタ１８の計数値Ｎ（不一致画素数）
を読み出し、更につきのステップ７３で計数値Ｎの累積
値ＮＴを算出する。つきにステップ７４て行カウンタＹ
の内容が全走査行に達したか否かをチェックし、”ＮＯ
’”の判定でスタート時点へ戻り、つきの割込み処理に
待機する。そしてステップ７１〜７３の処理が全行に亘
り繰返し実行されたとき、ステップ７４のｒｙ＝２ｓ６
．、＋の判定か”ＹＥＳ”となり、つきのステップ７５
て累積値ＮＴとしきい値Ｔｌｌ、　　との大小を比較す
る。そして累積値ＮＴがしきい値Ｔ［１１以下であると
き、ステップ７５の判定か’、ＮＯ”となり一人カバタ
ーンＰｉは標べ１パターンＰに一致すると判断して、一
致出力を出し、最後に行カウンタＹおよび累積値Ｎ　Ｔ
をクリアする（ステップ７６〜７８）。

【図面の簡単な説明】

第１図は本発明にかかる二次元視覚認識装置の回路ブロ
ック図、第２図（１）　＋２１は基準メモリ中の標準パ
ターンおよびバッファメモリ中の入力パターンを示す説
明図−第３図は第１図に示す回路構成例の信号波形を示
すタイミングチャート、第４図（１）　＋２１は標準パ
ターンに対する入力パターンの位置ずれ検出処理を示す
説明図−第５図は学習モート啼おける割込み処理動作を
示すフローチャート−第６図［１＋２１は認識モードに
おける割込み処理動作を示すフローチャートである。

Claims (1)

【特許請求の範囲】
1. 被認識物体の画像を白黒２値化して入力パターンを求め
   た後、入力パターンを標準パターンと照合して被認識物
   体を認識する装置において、前記標準パターンおよび入
   力パターンを個別に取り込むためのメモリと、各パター
   ンにつき水平走査行毎の黒画素数を計数する手段とへ各
   メモリの垂直アドレスと水平走査行毎の黒画素数とを積
   算する手段と、黒画素計数タイミング毎にメモリの水平
   アドレスを加算する手段と、全走査行に亘る上記積算値
   および加算値の総和を総黒画素数で割って夫々パターン
   の垂直および水平荷重平均値を求める手段と、両パター
   ンの荷重平均値の差を標準パターンに対する入力パター
   ンの位置ずれ量として算出する手段とを具備して成る二
   次元視覚認識装置。