JPS61879A - 二次元視覚認識装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈発明の技術分野〉 本発明は、静止若しくは移動中の被認識物体を画像化し
て入力パターンを求め、この入力パターンを標準パター
ンと照合して、被認識物体を認識する二次元視覚認識装
置に関連し、殊に本発明は、パターン照合に際し、標準
パターンに対する入力パターンの位置ずれ量を高速検知
する新規位置ずれ検出方式を提供する。

〈発明の背景〉 一般に二次元視覚認識装置は、入力パターンと標準パタ
ーンとを画像上で重ね合わせ、両パターンの重合一致度
合を検出して、被認識物体を認識するものである。従っ
てパターン照合に際しては、両パターンを正確に位置合
わせする必要があり、従来はＸＹステージ等を用いて被
認識物体を所定停止位置に位置決めした後、これをテレ
ビカメラで撮像して入力パターンを求め、この入力パタ
ーンにつき標準パターンと照合処理を行なっている。と
ころがこの種方式の場合、被認識物体の位置決め機構が
必要であるから、装置全体の構造が複雑化し、また位置
決め操作の時間分だけパターン照合に時間がかかる不利
がある。而もこの方式の場合、物体を位置決め停止させ
るから、コンベア上を流れる移動中の物体の認識には不
向きである等、実用上幾多の問題があった。

〈発明の目的〉 本発明は、標準パターンに対する入力パターンの水平方
向の位置すれ量を高速検知して、パターン間の位置修正
をデータ上で実施可能とすることによって、入力パター
ンが位置ずれしても、迅速且つ容易に物体認識を行ない
得る二次元視覚認識装置を提供することを目的とする。

〈発明の構成および効果〉 上記目的を達成するため、本発明では、標準パターンお
よび入力パターンを夫々第１．第２の各メモリに格納し
、パターンの照合に先立ち、各メモリにおける設定水平
走査ライン上の黒画素までの距離を計測した後、各計測
値の差から標準パターンに対する入力パターンの位置ず
れ量を算出して、データ上でパターン相互間の位置ずれ
修正を実施可能とした。

本発明によれば、被認識物体を所定停止位置に位置決め
する等の必要がないから、特別な位置決め機構が不要で
あり、装置全体を簡易化でき、また位置決め操作に要す
る時間を節約し得、物体認識処理の効率を向上できる。

また物体を位置決め停止させないから、コンベヤ上を流
れる物体を特に側方から認識する装置に好適であり、而
も各パターンの水平方向の距離を計測するだけでパター
ン相互の位置ずれ量を検出するから、処理がきわめて簡
易であり、処理効率の向上に貢献する等、発明目的を達
成した顕著な効果を奏する。

〈実施例の説明〉 第１図は本発明にかかる二次元視覚認識装置の回路構成
例を示す。図中テレビカメラ１は、例えばコンベヤ上を
流れる物体２を例えば側方より撮像し、飛越走査にかか
る画像出力（第３図（１）に示す）を同期分離回路３へ
送出する。同期分離回路３は、前記画像出力より水平同
期信号ＨＤ、垂直同期信号ＶＤ、奇数フィールド信号Ｏ
Ｄ（第３図（２）に示す）、クロック信号ＣＫ（第３図
（４）に示す）等を分離し、ビデオ信号ＶＤｉを２値化
回路４へ出力する。２値化回路４は、第３図（３）に示
す如く、ビデオ信号ＶＤｉに対し一定のスレシュホール
ドレベルＴＨを設定味ビデオ信号ＶＤｉの奇数フィール
ドにつき白黒２値化して２値パターンを形成出力する。

２値化回路４には、モード切換スイッチＳＷ１を介して
基準メモリ５およびバッファメモリ６が接続されており
、モード切換スイッチＳＷ１を学習モード側ａにセット
して標準モデルを撮像するとき、基準メモリ５に例えば
第２図（１）に示す標準対ターンＰＣ図中、斜線部分は
黒画素である）が格納され、またモード切換スイッチＳ
Ｗ１を認識モード側すにセットして被認識物体を撮像す
るとき、バッファメモリ６に例えば第２図（２）に示す
入力パターンＰｉ（図中、斜線部分は黒画素である）が
格納される。本実施例の場合、各パターンは縦横２５６
ビツトの画素範囲に格納され、第２１ｆｆｌ　＋１１　
＋２）に示す例では、入力パターンＰｉは標準パターン
Ｐに対し右方向へ位置ずれしている。

尚第１図中、水平カウンタ７．９および垂直カウンタ８
，１０は、標準パターンＰや入カバ　　　゛ター・ンＰ
ｉの読み書きに際し、夫々メモリ内の画素位置をアドレ
ス指定する。またゲート回路１１．１２および１３．１
４は、奇数フィールド信号ＯＤやクロック信号ＣＫで開
閉制御され、有効画素範囲を規定する信号Ｗやリセット
信号ｋを各メモリ５，６へ供給する。更にゲート回路１
５は奇数フィールド信号ＯＤで開閉制御され、クロック
信号ＧＫを水平カウンタ７．９および垂直カウンタ８，
１０へ夫々供給する。

上記各メモリ５，６の読出し側には、前記スイッチＳＷ
１と連動するモード切換えスイッチＳＷ２が接続され、
このスイッチＳＷ２はｌ１０（Ｉｎｐｕｔ　／　０ｕｔ
ｐｕｔ　）ポート１６を介してマイクロコンピュータの
ＣＰＵ　（Ｃｅｎｔｒａｌ　ＰｒｏｃｅｓｓｉｎｇＵｎ
ｉｔ　）　１７に接続されている。ＣＰＵｌ７は、各メ
モリ５，６に対するパターンの読み書き、標準パターン
Ｐに対する入力パターンＰｉの位置ずれ検出、両パター
ンの照合等、物体認識にかかる一連の演算処理を実行す
るものであり、図中、ＰＲＯＭ　（Ｐｒｏｇｒａｍｍａ
ｂｌｅ　Ｒｅａｄ　ＯｎｌｙＭ　ｅｍｏ　ｒγ）１８に
は、位置ずれ検出等のプログラムが、またＲＡＭ　（Ｒ
ａｎｄｃｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ　）　ｌ　９
には各種データが夫々格納される。尚図中、ゲート回路
２０はＣＰＵｌ７に対し割込み信号ＩＮＴを発生させる
回路である。

第４図（１）は基準メモリ５における標準パターンＰを
、第４　図Ｆ２１はバッファメモリ６における入力パタ
ーンＰｉ　を夫々示すものであり、同図中、Ａ　、　Ａ
／は各パターンＰ　、　Ｐｉ　についての設定水平走査
ラインｌ　、　ｌ’上の先頭黒画素、Ｘｌ。

Ｘ２は各黒画素Ａ　、　Ａ／の位置データを夫々示して
おり、一方の黒画素Ａ′は他の黒画素Ａに対し水平方向
にΔＸだけ位置ずれしている。尚図示例の場合、各メモ
リ５，６における垂直視野範囲の中心位置（１２８ビツ
ト目）の水平走査ラインｌ　、　ｌ’を位置データＸ１
．　Ｘ２検出用に用いてい基が、本発明はこれに限らず
、他の位置の水平走査ラインを利用して、位置データＸ
ｌ、Ｘ２の検出を行なうことも可能である。

然してモード切換スイッチＳＷ１．ＳＷ２　　を学習モ
ード側３に設定した後、テレビカメラ１により標準モデ
ルを撮像すると、ビデオ信号ＶＤｉの最初の奇数フィー
ルドにつき２値化処理が実行され、標準パターンＰが基
準メモリ５に書込み形成される。そして続く偶数フィー
ルドにおける垂直同期信号ＶＤの時間タイミングで、Ｃ
ＰＵ１７に対し割込み信号ＩＮＴが発生し、ＣＰＵ１７
はこの垂直同期期間において、第５図に示すパターン位
置検出処理を実行する。

第５図のステップ３１において、まずＣＰＵ１７は、基
準メモリ５の垂直カウンタ８に前記水平走査ラインｌを
規定するデータｒ１２８Ｊをセットする。ついでステッ
プ３２において、ＲＡＭ１９のワークエリアに設定され
た画素カウンタ部の内容Ｘｌに１１」をセットとして初
期化した後、つぎのステップ３３で、基準メモリ５の水
平カウンタ７に画素カウンタ部のデータ内容Ｘｚ（＝１
）をセットする。ついでＣＰＵ１７は、水平カウンタ７
および垂直カウンタ８でアドレス指定された基準メモリ
５の画素の内容を読み出し、それが黒画素であるか否か
を判定する。もしそれが白画素である場合、ステップ３
５の判定が“Ｎｏ”となり、ステップ３６で画素カウン
タ部の内容ｘｌに「１」加算し、つぎのステップ３７で
画素カウンタ部の内容Ｘ１が１行分の画素数（２５６個
）を越えたか否かを判定する。この場合ステップ３７の
判定はＮＯ”となるから、ステップ３３へ戻り、水平カ
ウンタ７に画素カウンタ部の内容ｘ１がセットされ、以
下同様の処理が実行される。

かくて標準パターンＰにおける前記先頭黒画素Ａが読み
出されると、ステップ３５における「黒画素か？」の判
定が“ＹＥＳ”となり、つぎのステップ３８において、
水平カウンタ７および垂直カウンタ８に「１」をセット
して、標準パターン位置の検出処理を完了する。

つぎに被認識物体の認識処理を実行する場合、モード切
換スイッチｓｗ１．ｓｗ２を認識モード側らに設定した
後、同様の撮像操作を実行する。

この場合入力パターンＰｉはバッファメモリ６に格納さ
れることになり、前記同様に奇数フィールドの時間タイ
ミングで入力パターンＰｉの書込みが実行され、また続
く偶数フィールドにおける垂直同期信号ＶＤの時間タイ
ミングでｃｐｕ１７に対し割込み信号ＩＮＴが発生し、
ＣＰＵｌ７はこの垂直同期期間において第６図に示すパ
ターン間の位置ずれ検出処理を実行する。

第６図のステップ４１において、まずｃｐｕ１７は、バ
ッファメモリ６の垂直カウンタ１０に前記水平走査ライ
ンｌ′を規定するデータｒ１２８Ｊをセットする。つい
でステップ４２において、ＲＡＭ１９のワークエリアに
設定された画素カウンタ部の内容Ｘ２に［１をセットし
て初期化した後、つぎのステップ４３で、バッファメモ
リ６の水平カウンタ９に画素カウンタ部のデータ内容Ｘ
２（＝１）をセットする。ついでＣＰＵｌ７は両カウン
タ９，１０でアドレス指定されたバッファメモリ６の画
素の内容を読み出し、それが黒画素か否かを判定する。

もし白画素の場合、ステップ４５は“ＮＯ”となり、ス
テップ４６で画素カウンタ部の内容Ｘ２に「１」加算し
、つぎのステップ４７で画素カウンタ部の内容Ｘ２が１
行分の画素数（２５６個）を越えたか否かを判定する。

この場合ステップ４７はＮＯ”となるから、ステップ４
３へ戻り、水平カウンタ９に画素カウンタ部の内容Ｘｌ
がセットされ、以下同様の処理が実行される。

かくて入力パターンＰｉにおける前記先頭黒画素Ａ′が
読み出されると、ステップ４５における「黒画素か？」
の判定が”ＹＥＳ’″となってステップ４８へ進み、ｃ
ｐｕ１７は標準パターンＰに対する入力パターンＰｉの
水平方向の位置ずれ量ΔＸを画素カウンタ部の計数内容
の差（Ｘ２−Ｘｔ）から算出する。然る後ｃｐｔｙ１７
は、ステップ４９て垂直カウンタ１０に「１」をセット
し、続くステップ５０で水平カウンタ９に前記位置ずれ
量ΔＸをバイアスとしてプリセットして、パターン間の
位置ずれ検出処理を完了する。

上記位置ずれ検出処理後、同じ偶数フィールドの期間に
おいて、水平および垂直カウンタ７゜８にて基準メモリ
５を、また水平および垂直カウンタ９，１０にてバッフ
ァメモリ６を、夫々アドレス指定して、標準パターンＰ
および入力パターンＰｉを同時に読み出すとき、両パタ
ーンＰ　、　Ｐｉは位置ずれが修正されて、データ的に
重なり合い、各画素データの一致度合を判定することに
より、両パターンを正しく照合し得る。

【図面の簡単な説明】

第１図は本発明にかかる二次元視覚認識装置の回路ブロ
ック図、第２図ｆｉｌ　＋２１は基準メモリ中の標準パ
ターンおよびバッファメモリ中の入力パターンを示す説
明図、第３図は第１図に示す回路構成例の信号波形を示
すタイミングチャート、第４図（１１（２１は標準パタ
ーンに対する入力パターンの位置ずれ検出処理を示す説
明図、第５図は学習モードにおける割込み処理動作を示
すフローチャート、第６図は認識モードにおける割込み
処理動作を示すフローチャートである。 １・・・・・・テレビカメラ　４・・・・・・２値化回
路５・・・・・・基準メモリ　　　６・・・・・・バッ
ファメモリ２０・山・・ＣＰＵ 特許出願人　　立石電機株式会社 ％、ｆｆ　図 テ４　図

Claims (2)

【特許請求の範囲】
1. （１）被認識物体の画像を白黒２値化して入力パターン
   を求めた後、入力パターンを標準パターンと照合して被
   認識物体を認識する装置において、前記標準パターンを
   格納する第１のメモリと、入力パターンを格納する第２
   のメモリと、各メモリにおける設定水平走査ライン上の
   黒画素までの距離を計測すると共に各計測値の差から標
   準パターンに対する入力パターンの位置ずれ量を算出す
   る演算装置とを具備して成る二次元視覚認識装置。
2. （２）前記距離計測にかかる走査ラインは、各メモリに
   おける垂直視野範囲の中心位置に設定されている特許請
   求の範囲第１項記載の二次元視覚認識装置。