JPS61212708A - 多層パターン欠陥検出方法及びその装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はＬＳＩウェハなどの半導体素子回路パターンの
外観を検査する外観検査方法に係り、特に外観検査の自
動化を志向したパターン欠陥検出方法に関するものであ
る。

〔発明の背景〕

ＬＳＩなどの集積回路は高集積化と小形化の傾向にある
。このような微細なパターンの生産は、その生産工程の
中で細心の注意を払っても、パターンに欠陥が発生する
ことが多く、綿密な検査が必要である。更に微細パター
ンの立体構造化に伴い、従来の外観検査方法では検査対
象直下のパターンまで欠陥と判定されてしまう問題点が
あった。

即ち従来方法においては、検出される２箇所の回路パタ
ーンが同一であること、すなわち検出された２つの映像
信号間に位置ずれかないことが条件となる。検査対象を
載置したＸＹテーブルの精度、チップ配列精度、光学系
・機械系の熱変形等により、入カバターン間に位置ずれ
が生ずることは免れ得ないので、位置ずれを測定して入
カバターン間の位置ずれを補正して欠陥判定を行ってい
た。しかし、パターンの立体化に伴い検査対象の第１層
（Ａ層）と第２層（Ｂ層）Ｋも位置ずれ、すなわちアラ
イメント誤差が存在する場合には、眉間のアライメント
誤差と同じ、あるいはそれより小さな欠陥はそれが致命
的な欠陥であっても欠陥だけを弁別して検出することは
できなかった。眉間の７ライメント誤差はパターンを形
成する場合、避けることができない位置ずれであり、従
来の方法で不一致検出を行うと層間位置ずれに覆われて
しまい、微細な欠陥検出は不可能であった。

眉間のアライメント誤差をも考慮したパターン欠陥検査
に関する本件出願に係る発明に関連して、マスクの位置
合せに関する特開昭５８−４６６３６がある。当該マス
クは一部パターンであり多層パターンではないので眉間
のアライメント誤差は生じようもないが、本願発明の検
査対象であるウェハに適用することはできない。

〔発明の目的〕

本発明の目的は、上記した従来技術の課題をな（シ、比
較する２組のパターン間に層間のアライメント誤差があ
っても高精度に欠陥を検出することのできる方法を提供
することＫある。

〔発明の概要〕

本件出願に係る発明は次なる過程を遂行すべ（構成され
ている。即ち、 ■コントラストが小さい多層パターンを２値化せず濃淡
のままで隣接チップと比較することにより検査する。

■層間のアライメント誤差を許容するため、各層ごとに
位置合せを行い、一層ずつ２チツプ間を比較する。

■既に検査した層で２チツプ間で一致した部分はｄｏｎ
’ｔ　ｃａｒｅ　（不感帯化）とすることによりマスキ
ングを行い、一層ずつシリアルに検査することにより全
層を検査する。

〔発明の実施例〕

眉間アライメント誤差を解消すべく本発明は次に示され
る様に構成されている。

近接した２チツプを比較する場合、第１図に示すような
２つのチップ上の対応するＡ及びＢからなる二層パター
ンｆ、ｆを位置合せした後、これらの明るさを比較し不
一致をとると、Ａ層或いはＢ層のどちらかに位置合せさ
れるため例えばＡ層が位置合せされた場合には第１図（
Ｃ）のようにＢ層が不一致として検出される。ここで第
１図（Ｃ）はパターンｆ及びｔ上のＡ層に関して位置合
せがなされ、比較が行われると、Ａ層に関しては検査が
完了したことになる。そして、もとの検出パターン第１
図（ａ）から一致部、即ちＡ層を消去し同図（ｄ）を得
る。消去されず、残った領域はＢ層であるので次にＢ層
について位置合せを行ない、一致部を消去すると同図（
ｆ）のよ５に不一致として欠陥だけを検出できる。この
ように、層ごとに位置合せを行い、明るさを比較して一
致している領域を消去することを層数だげシリアルに繰
返すことにより、欠陥だけを検出することが可能となる
。

この欠陥検出法において第２図（ａ）に示すように眉間
のアライメント誤差が大きくＡ層とＢ層が重なり合うこ
とが起こるような検査の難しいウェハを対象とする場合
について以下詳しく説明する。

同図（Ｃ）に示すようにＡ層の位置合せを行い明るさの
一致した領域即ちＡ層を消去するが、このＡ層消去を検
出パターンｆについて行い、ｔについては手を加えない
。そして同図（ｄ）のようにＡ層消去に伴ないＢ層も一
部消去されてしまうため、今消去したＢ層の一部がＢ層
の位置合せ時忙不一致として検出されることを避けるた
め、Ａ層位置合せ後消去した領域を不感帯（Ｄｏｎ’ｔ
　Ｃａｒｅ　）としてマスクしてしまう。従って第２図
（ｄ）の場合、実線以外はマスクされる。そしてこのパ
ターン（同図（ｄ））と検出パターン？（同図（ｅ））
の位置合せを行い、残されたＢ層の検査を行う。これに
より、２つの層が重なり合う場合にも多層パターン上の
各層の検査が可能となり、しかも検出される欠陥は正し
いサイズに検出される。

次に第３図及び第４図を用いて、欠陥判定とｄｏｎ’ｔ
　ｃａｒｅを説明する。第３図（ａ）、（ｂ）はパター
ンｆ及びｔの信号波形の一例である。

これを位置合せし重ね合せて表示すると同図（Ｃ）とな
る。例えば欠陥は正常部より暗いのでｆ　−１）−ｔｈ
ならばｆを消去すると仮定すると同図（Ｃ）から（ｄ）
を得る。ここで斜線部はｆ　−１）−ｔｈを満たす領域
を表わし、ｆとｔが一致したとみなしてｄｏｎ’ｔ　ｃ
ａｒｅとした領域である。ｔｈはパターンｆとｔが一致
するかどうかを判定する閾値である。第３図（ｄ）から
、Ａ層については欠陥が存在しなかったことがわかる。

しかし、Ｂ層については眉間のアライメント誤差のため
に位置合せが不完全となり消去することができない。

次に第４図（ａ）（第３図（ｄ）に同じ）と同図（ｂ）
を位置合せし重ね合せて表示するとＢ層の位置合せがな
され同図（Ｃ）となる。再びｆ　−１〉−ｔｈの判定を
行うと第４図（ｄ）のように求める欠陥だけが残る。斜
線部のｄｏｎ’ｔｃａｒｅ　領域は位置合せ及び欠陥判
定には寄与させていない。

以上説明したよう！ＩＣ本発明は多層パターンの検査を
一層ずつあたかも層をはぐように各層について欠陥判定
を行ってい（ことにより実行するもので、眉間の７ライ
メント誤差が存在しても何ら支障なく検査可能である。

次に位置合せの方法を第５図を用いて説明する。第５図
（ａ）、（ｄ）は、パターンｆ及びｔの信号波形である
。これらの信号波形に−１２−１なるオペレータを適用
すると、暗いパターンのエツジだけを検出でき、同図（
ｂ）、（ｅ）を得る。これをある２値化閾値ｔｈで２値
化するとパターンのエツジの最も暗くなる点を′″１”
に、それ以外を′０′にすることができ、同図（Ｃ）、
（ｆ）を得る。従って、これらのパターンエツジを表わ
す２値化パターンを用いて、パターンマツチングの手法
により位置合せができる。即ち、２値化エツジパターン
をｆｅ、ｇｅとすると、 Ｓ（ｕ、ｖ）−Ｊ、（ｆｅ（ｉ、ｊ　）、ＥＸＯＲ＆　
　ｙｅｃ　ｉ−ｕ、ｊ−ｖ）１なるＳ　（ｕｌ　ｖ　）
を測定し、Ｓ（ｕ、ｖ）が最小となるＵ、Ｖが２つのパ
ターンｆｅ、ｙｅ間の位置ずれ、即ちもとの検出パター
ンｆ、を間の位置すれとすることができる。

パターンｆ及びｔは本来２次元の信号であるから、第６
図に２次元のパターンのエツジを検出する方法を示して
おく。

最後に、本発明の一実施例を説明する。

光電変換器としては、リニアイメージセンサ、ＴＶ右カ
メラいかなるものでも使用可能であるが、本実施例では
リニアイメージセンサを用いており、当該リニアイメー
ジセンサの自己走査、及びそれど直角方行に移動するＸ
ＹテーブルによりＬＳＩウェノ・０２次元パターンを検
出する。

第７図に欠陥検出回路の一実施例を示す。リニアイメー
ジセンサ５ａ、５ｂの出力は、エツジ検出回路１１ａ、
１１ｂでパターンのエツジが検出される。位置ずれ検出
回路１４では、エツジ検出回路１１ａ、１１ｂの出力を
２値化し一層の２値化パターンをシフトし、シフトした
位置での不一致素数をカウントし、２つの２値化パター
ン間の不一致量を検出する。また、リニアイメージセン
サ５　ａ　＋　５　ｂの出力は遅延回路１５ａ、１５ｂ
Ｋより遅延させる。遅延数はリニアイメージセンサ絵素
数Ｍと位置合せに要するイメージセンサ走査回数Ｎによ
り決定さ托遅延回路１５ａ、１５ｂは各々ＭＸＮのビッ
ト数のシフトレジスタにより構成される。位置合せ回路
１６では、位置ずれ検出回路１４で測定した最適な位置
合せ状態、即ち不一致量が最小となるように遅延回路１
５ａ、１５ｂの出力をシフトし位置合せを行う。そして
、一致部消去回路１７で明るさの比較を行い、一致する
領域を消去する。以上が一部分の欠陥検出回路１９ａで
あり、これが層数だけシリアル忙接続される。第７図は
、第２図に示した２層からなるパターンを対象とするも
のであり、遅延回路１８とマスキング回路２０及び２組
の一部分欠陥検出回路１９８．１９ｂによって構成され
る。

位置ずれ検出回路１４は、第８図に示す構成をとる。２
値化回路２１ａの出力から、リニアイメージセンサ５ａ
を１走食分遅延させるシフトレジスタ２２ａ〜２２ｆ及
びシリアルイン・パラレルアウトのシフトレジスタ２３
ａ〜２３ｔにより７層７画素の２次元局部メモリを切出
す。一方、２値化回路２１ｂ（第８図）の出力は同様の
シフトレジスタ２４ａ〜２４Ｃ１及び２５を用いて遅延
させ、出力を上記局部メモリの中心位置と同期させる。

シフトレジスタ２５の出力と局部メモリ各ビット出力を
ＥＸＯＲ回路２５ａ〜２５ｎで排他的論理和をとり、不
一致画素を検出する。カウンタ２６ａ〜２６ｎでこの不
一致画素の個数を計数する。カウンタ２６ａ〜２６　ｎ
ハ、　ＩＪ　二フイメージセンサＮ走査毎にゼロクリア
し、その直前に値を読出してやれば、Ｍ画素×Ｎ走査の
エリア内の不一致画素数がわかる。局部メモリの各ビッ
ト出力は、シフトレジスタ２５の出力に対してＸＹ方向
忙±３画素の範囲で、１画素毎にシフトされたものであ
るので、カウンタ２６ａ〜２６ｎではＸＹ方向に±３画
素入カバターンをシフトしたときの各シフト量における
不一致画素数がカウントされる。従って、最小値をもつ
カウンタがどれかを調べれば、不一致画素数が最小とな
るシフト量がわかり、各層に最適な位置合せが可能とな
る。

最小値検出回路２７ではカウンタ２６ａ〜２６ｎの値を
読出し、最小値をもつカウンタを選択しで、リニアイメ
ージセンサ走査方向（Ｙ方向）のシフト量２９とそれと
直角方向（Ｘ方向）のシフト量２８を出力する。

Ｆｇ９図に位置合せ回路１６（第７図）の実施例を示す
。選択回路３ｏでは、シフト量２８により遅延回路１５
ａ及び−走査分遅延させるシフトレジスタ５１ａ〜３１
ｆの出力から最適なシフト位置を選択し、シフトレジス
タ３２に入力する。また、選択回路３３ではシフト量２
９により走査方向の最適なシフト位置を選択する。

従って、選択回路３３の出力には、不一致量が最小とな
るシフト位置の局部メモリが抽出される。一方、遅延回
路１５ｂの出方からも一走査分遅延させるシフトレジス
タ５４ａ〜３４ｃ及びシフトレジスタ３５を用いて、第
８図のシフトレジスタ２５の出力と同じ量だけ遅延させ
た位置の局部メモリを抽出する。この状態で選択回路６
３から出力される局部メモリはシフトレジスタ３５から
出力される局部メモリに対し、位置ずれのない最適なシ
フト位置になっている。

一致部消去回路１７は、位置合せ回路１６（ｆＪＩＪ７
図）の出力に対し差の２値化を行う回路であり、第１０
図にその構成を示す。位置合せされたパターンｆ、ｔの
差　ｆ−ｔを閾値−ｔｈで２値化し、−ｔｈより大なら
ばｆとｔが一致し欠陥がないのでｄｏｎ’ｔ　ｃａｒｅ
信号を出方する。この回路により対象がコントラストが
小さくても欠陥判定可能となる。

マスキング回路２０（第７図）は一致部消去回路１７の
出力で原画なｄｏｎ’ｔ　ｃａｒｅとするもので、第３
図（ｄ）に示すように一致した領域をマスキングする。

マスキングされた領域は一部分欠陥検出回路１９ｂ（第
７図）内では一切使用しない。

以上２層からなるパターンを対象とする欠陥検出回路の
例を説明したが、２層以上の多層パターンを対象とする
場合も層数分欠陥検出回路をパイプラインで接続するこ
と忙より同様の構成で実現できる。

〔発明の効果〕

以上説明したように、本発明はコントラストの低い対象
の検査に有効であり、具体的には比較する２つのパター
ン間に眉間のアライメント誤差が存在しても、欠陥を検
出することが可能となる。

【図面の簡単な説明】

第１図〜第４図は本発明による欠陥検出の過程を示した
図、第５図、第６図は位置合せのためのエツジ検出の例
、第７図は本発明の実施例、第８図は位置ずれ検出回路
、第９図は位置合せ回路、３１０図は一致部消去回路を
それぞれ示す図である。 １・・・ＬＳＩウェハ、２・・・チップ、５−・・光電
変換器、７　・Ｘ　Ｙテーブル、１１　・・・エツジ検
出回路、１４・・・位置ずれ検出回路、１６・・・位置
合せ回路、１７・・・一致部消去回路、１５．１８・・
・遅延回路、１９・・・−達弁欠陥検出回路、２０・・
・マスキング回路、２７・・・最小値検出回路。 第１図 （Ｃ＞　Ａ層位！合せ ｍ−＋　　−−−＝Ｊ （ｄ＞Ａ層消去、　　　　　　　　　（ｅ）枇パターン
Ｊ葛２図 （Ｃ’）ＮＩＬ位Ｉ合せ （’、（）　Ａ／Ｗ湾ム　　　　　　＜ｅ＞穢田パター
〉寥（ｆ）８層＆！合せ 一−、、−−−Ｊ 第　−１図 第　４−　図 第　５　図 笑６図 工、、う ↓ ２値イ乙エツシパダーン 第　７　図

Claims (1)

1. 【特許請求の範囲】 １、同一回路パターンを複数個有する試料上の２個の回
   路パターン上の対応する部分の画像を検出し、この検出
   信号を相互して比較することにより不一致部分を欠陥と
   判定する方法において、２つの検出信号を位置合せし、
   明るさを比較して明るさの差がある値以下の部分を正常
   と判定してこれを不感帯とし、検出信号を該不感帯でマ
   スキングすることにより次の位置合せ及び欠陥判定には
   使用しないとする手順を、多層パターンの各層に一層ず
   つ順次施すことによつて、不感帯とならず残った領域を
   欠陥として検出することを特徴とするパターン欠陥検出
   方法。 ２、同一回路パターンを複数個有する試料上の２個の回
   路パターン上の対応する部分の画像を検出し、この検出
   信号を相互して比較することにより不一致部分を欠陥と
   判定する装置において、２つの検出信号を位置合せする
   手段と、明るさを比較して明るさの差がある値以下の部
   分を正常と判定し、これを不感帯とする手段と、検出信
   号を前記の不感帯でマスキングする手段を層数分だけシ
   リアルに接続した欠陥検出回路とを有することを特徴と
   するパターン欠陥検出装置。