JPH0656294B2 - 多層パターン欠陥検出方法及びその装置 - Google Patents
多層パターン欠陥検出方法及びその装置Info
- Publication number
- JPH0656294B2 JPH0656294B2 JP60052272A JP5227285A JPH0656294B2 JP H0656294 B2 JPH0656294 B2 JP H0656294B2 JP 60052272 A JP60052272 A JP 60052272A JP 5227285 A JP5227285 A JP 5227285A JP H0656294 B2 JPH0656294 B2 JP H0656294B2
- Authority
- JP
- Japan
- Prior art keywords
- image signals
- layer
- layers
- defect detection
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Image Analysis (AREA)
- Length Measuring Devices By Optical Means (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Image Processing (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明は、ＬＳＩウエハ等のように２つの本来同一形状
を有する検査対象となる多層パターンについて欠陥を検
出する多層パターン欠陥検出方法及びその装置に関する
ものである。
を有する検査対象となる多層パターンについて欠陥を検
出する多層パターン欠陥検出方法及びその装置に関する
ものである。
ＬＳＩなどの集積回路は高集積化と小形化の傾向にあ
る。このような微細なパターンの生産は、その生産工程
の中で細心の注意を払っても、パターンに欠陥が発生す
ることが多く、綿密な検査が必要である。更に微細パタ
ーンの立体構造化に伴い、従来の外観検査方法では検査
対象直下のパターンまで欠陥と判定されてしまう問題点
があった。
る。このような微細なパターンの生産は、その生産工程
の中で細心の注意を払っても、パターンに欠陥が発生す
ることが多く、綿密な検査が必要である。更に微細パタ
ーンの立体構造化に伴い、従来の外観検査方法では検査
対象直下のパターンまで欠陥と判定されてしまう問題点
があった。
即ち従来方法においては、検出される２箇所の回路パタ
ーンが同一であること、すなわち検出された２つの映像
信号間に位置ずれがないことが条件となる。検査対象を
載置したＸＹテーブルの精度，チップ配列精度，光学系
・機械系の熱変形等により、入力パターン間に位置ずれ
が生ずることは免れ得ないので、位置ずれを測定して入
力パターン間の位置ずれを補正して欠陥判定を行ってい
た。しかし、パターンの立体化に伴い検査対象の第１層
（Ａ層）と第２層（Ｂ層）にも位置ずれ、すなわちアラ
イメント誤差が存在する場合には、層間のアライメント
誤差と同じ、あるいはそれより小さな欠陥はそれが致命
的な欠陥であっても欠陥だけを弁別して検出することは
できなかった。層間のアライメント誤差はパターンを形
成する場合、避けることができない位置ずれであり、従
来の方法で不一致検出を行うと層間位置ずれに覆われて
しまい、微細な欠陥検出は不可能であった。
ーンが同一であること、すなわち検出された２つの映像
信号間に位置ずれがないことが条件となる。検査対象を
載置したＸＹテーブルの精度，チップ配列精度，光学系
・機械系の熱変形等により、入力パターン間に位置ずれ
が生ずることは免れ得ないので、位置ずれを測定して入
力パターン間の位置ずれを補正して欠陥判定を行ってい
た。しかし、パターンの立体化に伴い検査対象の第１層
（Ａ層）と第２層（Ｂ層）にも位置ずれ、すなわちアラ
イメント誤差が存在する場合には、層間のアライメント
誤差と同じ、あるいはそれより小さな欠陥はそれが致命
的な欠陥であっても欠陥だけを弁別して検出することは
できなかった。層間のアライメント誤差はパターンを形
成する場合、避けることができない位置ずれであり、従
来の方法で不一致検出を行うと層間位置ずれに覆われて
しまい、微細な欠陥検出は不可能であった。
層間のアライメント誤差をも考慮したパターン欠陥検査
に関する本件出願に係る発明に関連して、マスクの位置
合せに関する特開昭５８−４６６３６がある。当該マス
クは一層パターンであり多層パターンではないので層間
のアライメント誤差は生じようもないが、本願発明の検
出対象であるウエハに適用することはできない。
に関する本件出願に係る発明に関連して、マスクの位置
合せに関する特開昭５８−４６６３６がある。当該マス
クは一層パターンであり多層パターンではないので層間
のアライメント誤差は生じようもないが、本願発明の検
出対象であるウエハに適用することはできない。
本発明の目的は、上記従来技術の課題を解決すべく、Ｌ
ＳＩウエハ等の如く、２つの本来同一形状を有する検査
対象となる多層パターンの各々において、層間にアライ
メント誤差や伸縮誤差等が存在しても高精度に微細欠陥
を検出できるようにした多層パターン欠陥検出方法及び
その装置を提供することにある。
ＳＩウエハ等の如く、２つの本来同一形状を有する検査
対象となる多層パターンの各々において、層間にアライ
メント誤差や伸縮誤差等が存在しても高精度に微細欠陥
を検出できるようにした多層パターン欠陥検出方法及び
その装置を提供することにある。
本発明は、上記目的を達成するために、２つの本来同一
形状を有する検査対象となる複数の層パターンの各々に
ついて画像信号を検出し、該検出された２つの画像信号
を比較して複数の層毎に少なくとも一方の画像信号を順
次相対的に移動させて位置合わせを行い、該複数の層毎
に位置合わせされた２つの画像信号を比較して所定の基
準内で一致するパターン画像信号を層毎に順次消去また
はマスキングして共通して残った不一致を示す画像信号
を検出して欠陥として判定することを特徴とする多層パ
ターン欠陥検出方法である。また本発明は、前記多層パ
ターン欠陥検出方法において、前記２つの画像信号の各
々は濃淡画像信号であることを特徴とする。また本発明
は、前記多層パターン欠陥検出方法において、前記消去
またはマスキングを、２つの濃淡画像信号の濃淡差が所
定の基準内であることによって行うことを特徴とする。
また本発明は、２つの本来同一形状を有する検査対象と
なる複数の層パターンの各々について画像信号を検出す
る画像信号検出手段と、該画像信号検出手段で検出され
た２つの画像信号を比較して複数の層毎に少なくとも一
方の画像信号を順次相対的に移動させて２つの画像信号
について複数の層毎に順次位置合わせをする位置合わせ
手段と、該位置合わせ手段により複数の層毎に順次位置
合わせされた２つの画像信号を比較して所定の基準内で
一致するパターン画像信号を層毎に順次消去またはマス
キングして共通して残った不一致を示す画像信号を検出
して欠陥として判定する欠陥判定手段とを備えたことを
特徴とする多層パターン欠陥検出装置である。また本発
明は、前記多層パターン欠陥検出装置において、前記画
像信号検出手段は、濃淡画像信号を検出するように構成
したことを特徴とする。また本発明は、前記多層パター
ン欠陥検出装置において、前記欠陥判定手段における消
去またはマスキングを、２つの濃淡画像信号の濃淡差が
所定の基準内であることによって行うように構成したこ
とを特徴とする。
形状を有する検査対象となる複数の層パターンの各々に
ついて画像信号を検出し、該検出された２つの画像信号
を比較して複数の層毎に少なくとも一方の画像信号を順
次相対的に移動させて位置合わせを行い、該複数の層毎
に位置合わせされた２つの画像信号を比較して所定の基
準内で一致するパターン画像信号を層毎に順次消去また
はマスキングして共通して残った不一致を示す画像信号
を検出して欠陥として判定することを特徴とする多層パ
ターン欠陥検出方法である。また本発明は、前記多層パ
ターン欠陥検出方法において、前記２つの画像信号の各
々は濃淡画像信号であることを特徴とする。また本発明
は、前記多層パターン欠陥検出方法において、前記消去
またはマスキングを、２つの濃淡画像信号の濃淡差が所
定の基準内であることによって行うことを特徴とする。
また本発明は、２つの本来同一形状を有する検査対象と
なる複数の層パターンの各々について画像信号を検出す
る画像信号検出手段と、該画像信号検出手段で検出され
た２つの画像信号を比較して複数の層毎に少なくとも一
方の画像信号を順次相対的に移動させて２つの画像信号
について複数の層毎に順次位置合わせをする位置合わせ
手段と、該位置合わせ手段により複数の層毎に順次位置
合わせされた２つの画像信号を比較して所定の基準内で
一致するパターン画像信号を層毎に順次消去またはマス
キングして共通して残った不一致を示す画像信号を検出
して欠陥として判定する欠陥判定手段とを備えたことを
特徴とする多層パターン欠陥検出装置である。また本発
明は、前記多層パターン欠陥検出装置において、前記画
像信号検出手段は、濃淡画像信号を検出するように構成
したことを特徴とする。また本発明は、前記多層パター
ン欠陥検出装置において、前記欠陥判定手段における消
去またはマスキングを、２つの濃淡画像信号の濃淡差が
所定の基準内であることによって行うように構成したこ
とを特徴とする。
層間アライメント誤差を解消すべく本発明は次に示され
る様に構成されている。
る様に構成されている。
近接した２チップを比較する場合、第１図に示すような
２つのチップ上の対応するＡ及びＢからなる二層パター
ンｆ，ｇを位置合せした後、これらの明るさを比較し不
一致をとると、Ａ層或いはＢ層のどちらかに位置合せさ
れるため例えばＡ層が位置合せされた場合には第１図
（ｃ）のようにＢ層が不一致として検出される。ここで
第１図（ｃ）はパターンｆ及びｇ上のＡ層に関して位置
合せがなされ、比較が行われると、Ａ層に関しては検査
が完了したことになる。そして、もとの検出パターン第
１図（ａ）から一致部、即ちＡ層を消去し同図（ｄ）を
得る。消去されず、残った領域はＢ層であるので次にＢ
層について位置合せを行ない、一致部を消去すると同図
（ｆ）のように不一致として欠陥だけを検出できる。こ
のように、層ごとに位置合せを行い、明るさを比較して
一致している領域を消去することを層数だけシリアルに
繰返すことにより、欠陥だけを検出することが可能とな
る。
２つのチップ上の対応するＡ及びＢからなる二層パター
ンｆ，ｇを位置合せした後、これらの明るさを比較し不
一致をとると、Ａ層或いはＢ層のどちらかに位置合せさ
れるため例えばＡ層が位置合せされた場合には第１図
（ｃ）のようにＢ層が不一致として検出される。ここで
第１図（ｃ）はパターンｆ及びｇ上のＡ層に関して位置
合せがなされ、比較が行われると、Ａ層に関しては検査
が完了したことになる。そして、もとの検出パターン第
１図（ａ）から一致部、即ちＡ層を消去し同図（ｄ）を
得る。消去されず、残った領域はＢ層であるので次にＢ
層について位置合せを行ない、一致部を消去すると同図
（ｆ）のように不一致として欠陥だけを検出できる。こ
のように、層ごとに位置合せを行い、明るさを比較して
一致している領域を消去することを層数だけシリアルに
繰返すことにより、欠陥だけを検出することが可能とな
る。
この欠陥検出法において第２図（ａ）に示すように層間
のアライメント誤差が大きくＡ層とＢ層が重なり合うこ
とが起こるような検査の難しいウェハを対象とする場合
について以下詳しく説明する。
のアライメント誤差が大きくＡ層とＢ層が重なり合うこ
とが起こるような検査の難しいウェハを対象とする場合
について以下詳しく説明する。
同図（ｃ）に示すようにＡ層の位置合せを行い明るさの
一致した領域即ちＡ層を消去するが、このＡ層消去を検
出パターンｆについて行い、ｇについては手を加えな
い。そして同図（ｄ）のようにＡ層消去に伴ないＢ層も
一部消去されてしまうため、今消去したＢ層の一部がＢ
層の位置合せ時に不一致として検出されることを避ける
ため、Ａ層位置合せ後消去した領域を不感帯（Don′t C
are ）としてマスクしてしまう。従って第２図（ｄ）の
場合、実線以外はマスクされる。そしてこのパターン
（同図（ｄ））と検出パターンｇ（同図（ｅ））の位置
合せを行い、残されたＢ層の検査を行う。これにより、
２つの層が重なり合う場合にも多層パターン上の各層の
検査が可能となり、しかも検出される欠陥は正しいサイ
ズに検出される。
一致した領域即ちＡ層を消去するが、このＡ層消去を検
出パターンｆについて行い、ｇについては手を加えな
い。そして同図（ｄ）のようにＡ層消去に伴ないＢ層も
一部消去されてしまうため、今消去したＢ層の一部がＢ
層の位置合せ時に不一致として検出されることを避ける
ため、Ａ層位置合せ後消去した領域を不感帯（Don′t C
are ）としてマスクしてしまう。従って第２図（ｄ）の
場合、実線以外はマスクされる。そしてこのパターン
（同図（ｄ））と検出パターンｇ（同図（ｅ））の位置
合せを行い、残されたＢ層の検査を行う。これにより、
２つの層が重なり合う場合にも多層パターン上の各層の
検査が可能となり、しかも検出される欠陥は正しいサイ
ズに検出される。
次に第３図及び第４図を用いて、欠陥判定とdon′t car
eを説明する。第３図（ａ），（ｂ）はパターンｆ及び
ｇの信号波形の一例である。これを位置合せし重ね合せ
て表示すると同図（ｃ）となる。例えば欠陥は正常部よ
り暗いのでｆ−ｇ＞−thならばｆを消去すると仮定する
と同図（ｃ）から（ｄ）を得る。ここで斜線部はｆ−ｇ
＞−thを満たす領域を表わし、ｆとｇが一致したとみな
してdon′t caerとした領域である。thはパターンｆと
ｇが一致するかどうかを判定する閾値である、第３図
（ｄ）から、Ａ層については欠陥が存在しなかったこと
がわかる。しかし、Ｂ層については層間のアライメント
誤差のために位置合せが不完全となり消去することがで
きない。
eを説明する。第３図（ａ），（ｂ）はパターンｆ及び
ｇの信号波形の一例である。これを位置合せし重ね合せ
て表示すると同図（ｃ）となる。例えば欠陥は正常部よ
り暗いのでｆ−ｇ＞−thならばｆを消去すると仮定する
と同図（ｃ）から（ｄ）を得る。ここで斜線部はｆ−ｇ
＞−thを満たす領域を表わし、ｆとｇが一致したとみな
してdon′t caerとした領域である。thはパターンｆと
ｇが一致するかどうかを判定する閾値である、第３図
（ｄ）から、Ａ層については欠陥が存在しなかったこと
がわかる。しかし、Ｂ層については層間のアライメント
誤差のために位置合せが不完全となり消去することがで
きない。
次に第４図（ａ）（第３図（ｄ）に同じ）と同図（ｂ）
を位置合せし重ね合せて表示するとＢ層の位置合せがな
され同図（ｃ）となる。再びｆ−ｇ＞−thの判定を行う
と第４図（ｄ）のように求める欠陥だけが残る。斜線部
のdon′t care領域は位置合せ及び欠陥判定には寄与さ
せていない。
を位置合せし重ね合せて表示するとＢ層の位置合せがな
され同図（ｃ）となる。再びｆ−ｇ＞−thの判定を行う
と第４図（ｄ）のように求める欠陥だけが残る。斜線部
のdon′t care領域は位置合せ及び欠陥判定には寄与さ
せていない。
以上説明したように本発明は多層パターンの検査を一層
ずつあたかも層をはぐように各層について欠陥判定を行
っていくことにより実行するもので、層間のアライメン
ト誤差が存在しても何ら支障なく検査可能である。
ずつあたかも層をはぐように各層について欠陥判定を行
っていくことにより実行するもので、層間のアライメン
ト誤差が存在しても何ら支障なく検査可能である。
次に位置合せの方法を第５図を用いて説明する。第５図
（ａ），（ｄ）は、パターンｆ及びｇの信号波形であ
る。これらの信号波形に−１２−１なるオペレータを適
用すると、暗いパターンのエッジだけを検出でき、同図
（ｂ），（ｅ）を得る。これをある２値化閾値thで２値
化するとパターンのエッジの最も暗くなる点を“１”
に、それ以外を“０”にすることができ、同図（ｃ），
（ｆ）を得る。従って、これらのパターンエッジを表わ
す２値化パターンを用いて、パターンマッチングの手法
により位置合せができる。即ち、２値化エッジパターン
をfe,geとすると、 なるＳ（ｕ，ｖ）を測定し、Ｓ（ｕ，ｖ）が最小となる
ｕ，ｖが２つのパターンfe,ge間の位置ずれ、即ちもと
の検出パターンｆ，ｇ間の位置ずれとすることができ
る。
（ａ），（ｄ）は、パターンｆ及びｇの信号波形であ
る。これらの信号波形に−１２−１なるオペレータを適
用すると、暗いパターンのエッジだけを検出でき、同図
（ｂ），（ｅ）を得る。これをある２値化閾値thで２値
化するとパターンのエッジの最も暗くなる点を“１”
に、それ以外を“０”にすることができ、同図（ｃ），
（ｆ）を得る。従って、これらのパターンエッジを表わ
す２値化パターンを用いて、パターンマッチングの手法
により位置合せができる。即ち、２値化エッジパターン
をfe,geとすると、 なるＳ（ｕ，ｖ）を測定し、Ｓ（ｕ，ｖ）が最小となる
ｕ，ｖが２つのパターンfe,ge間の位置ずれ、即ちもと
の検出パターンｆ，ｇ間の位置ずれとすることができ
る。
パターンｆ及びｇは本来２次元の信号であるから、第６
図に２次元のパターンのエッジを検出する方法を示して
おく。
図に２次元のパターンのエッジを検出する方法を示して
おく。
最後に、本発明の一実施例を説明する。
光電変換器としては、リニアイメージセンサ、ＴＶカメ
ラ等いかなるものでも使用可能であるが、本実施例では
リニアイメージセンサを用いており、当該リニアイメー
ジセンサの自己走査、及びそれと直角方行に移動するＸ
ＹテーブルによりＬＳＩウェハの２次元パターンを検出
する。
ラ等いかなるものでも使用可能であるが、本実施例では
リニアイメージセンサを用いており、当該リニアイメー
ジセンサの自己走査、及びそれと直角方行に移動するＸ
ＹテーブルによりＬＳＩウェハの２次元パターンを検出
する。
第７図に欠陥検出回路の一実施例を示す。リニアイメー
ジセンサ５ａ，５ｂの出力は、エッジ検出回路１１ａ，
１１ｂでパターンのエッジが検出される。位置ずれ検出
回路１４では、エッジ検出回路１１ａ，１１ｂの出力を
２値化し、一方の２値化パターンをシフトし、シフトし
た位置での不一致素数をカウントし、２つの２値化パタ
ーン間の不一致量を検出する。また、リニアイメージセ
ンサ５ａ，５ｂの出力は遅延回路１５ａ，１５ｂにより
遅延させる。遅延数はリニアイメージセンサ絵素数Ｍと
位置合せに要するイメージセンサ走査回数Ｎにより決定
され、遅延回路１５ａ，１５ｂは各々Ｍ×Ｎのビット数
のシフトレジスタにより構成される。位置合せ回路１６
では、位置ずれ検出回路１４で測定した最適な位置合せ
状態、即ち不一致量が最小となるように遅延回路１５
ａ，１５ｂの出力をシフトし位置合せを行う。そして、
一致部消去回路１７で明るさの比較を行い、一致する領
域を消去する。以上が一層分の欠陥検出回路１９ａであ
り、これが層数だけシリアルに接続される。第７図は、
第２図に示した２層からなるパターンを対象とするもの
であり、遅延回路１８とマスキング回路２０及び２組の
一層分欠陥検出回路１９ａ，１９ｂによって構成され
る。
ジセンサ５ａ，５ｂの出力は、エッジ検出回路１１ａ，
１１ｂでパターンのエッジが検出される。位置ずれ検出
回路１４では、エッジ検出回路１１ａ，１１ｂの出力を
２値化し、一方の２値化パターンをシフトし、シフトし
た位置での不一致素数をカウントし、２つの２値化パタ
ーン間の不一致量を検出する。また、リニアイメージセ
ンサ５ａ，５ｂの出力は遅延回路１５ａ，１５ｂにより
遅延させる。遅延数はリニアイメージセンサ絵素数Ｍと
位置合せに要するイメージセンサ走査回数Ｎにより決定
され、遅延回路１５ａ，１５ｂは各々Ｍ×Ｎのビット数
のシフトレジスタにより構成される。位置合せ回路１６
では、位置ずれ検出回路１４で測定した最適な位置合せ
状態、即ち不一致量が最小となるように遅延回路１５
ａ，１５ｂの出力をシフトし位置合せを行う。そして、
一致部消去回路１７で明るさの比較を行い、一致する領
域を消去する。以上が一層分の欠陥検出回路１９ａであ
り、これが層数だけシリアルに接続される。第７図は、
第２図に示した２層からなるパターンを対象とするもの
であり、遅延回路１８とマスキング回路２０及び２組の
一層分欠陥検出回路１９ａ，１９ｂによって構成され
る。
位置ずれ検出回路１４は、第８図に示す構成をとる。２
値化回路２１ａの出力から、リニアイメージセンサ５ａ
を１走査分遅延させるシフトレジスタ２２ａ〜２２ｆ及
びシリアルイン・パラレルアウトのシフトレジスタ２３
ａ〜２３ｇにより７×７画素の２次元局部メモリを切出
す。一方、２値化回路２１ｂ（第８図）の出力は同様の
シフトレジスタ２４ａ〜２４ｃ、及び２５を用いて遅延
させ、出力を上記局部メモリの中心位置と同期させる。
値化回路２１ａの出力から、リニアイメージセンサ５ａ
を１走査分遅延させるシフトレジスタ２２ａ〜２２ｆ及
びシリアルイン・パラレルアウトのシフトレジスタ２３
ａ〜２３ｇにより７×７画素の２次元局部メモリを切出
す。一方、２値化回路２１ｂ（第８図）の出力は同様の
シフトレジスタ２４ａ〜２４ｃ、及び２５を用いて遅延
させ、出力を上記局部メモリの中心位置と同期させる。
シフトレジスタ２５の出力と局部メモリ各ビット出力を
ＥＸＯＲ回路２５ａ〜２５ｎで排他的論理和をとり、不
一致画素を検出する。カウンタ２６ａ〜２６ｎでこの不
一致画素の個数を計数する。カウンタ２６ａ〜２６ｎ
は、リニアイメージセンサＮ走査毎にゼロクリアし、そ
の直前に値を読出してやれば、Ｍ画素×Ｎ走査のエリア
内の不一致画素数がわかる。局部メモリの各ビット出力
は、シフトレジスタ２５の出力に対してＸＹ方向に±３
画素の範囲で、１画素毎にシフトされたものであるの
で、カウンタ26ａ〜２６ｎではＸＹ方向に±３画素入力
パターンをシフトしたときの各シフト量における不一致
画素数がカウントされる。従って、最小値をもつカウン
タがどれかを調べれば、不一致画素数が最小となるシフ
ト量がわかり、各層に最適な位置合せが可能となる。
ＥＸＯＲ回路２５ａ〜２５ｎで排他的論理和をとり、不
一致画素を検出する。カウンタ２６ａ〜２６ｎでこの不
一致画素の個数を計数する。カウンタ２６ａ〜２６ｎ
は、リニアイメージセンサＮ走査毎にゼロクリアし、そ
の直前に値を読出してやれば、Ｍ画素×Ｎ走査のエリア
内の不一致画素数がわかる。局部メモリの各ビット出力
は、シフトレジスタ２５の出力に対してＸＹ方向に±３
画素の範囲で、１画素毎にシフトされたものであるの
で、カウンタ26ａ〜２６ｎではＸＹ方向に±３画素入力
パターンをシフトしたときの各シフト量における不一致
画素数がカウントされる。従って、最小値をもつカウン
タがどれかを調べれば、不一致画素数が最小となるシフ
ト量がわかり、各層に最適な位置合せが可能となる。
最小値検出回路２７ではカウンタ２６ａ〜26ｎの値を読
出し、最小値をもつカウンタを選択して、リニアイメー
ジセンサ走査方向（Ｙ方向）のシフト量２９とそれと直
角方向（Ｘ方向）のシフト量２８を出力する。
出し、最小値をもつカウンタを選択して、リニアイメー
ジセンサ走査方向（Ｙ方向）のシフト量２９とそれと直
角方向（Ｘ方向）のシフト量２８を出力する。
第９図に位置合せ回路１６（第７図）の実施例を示す。
選択回路３０では、シフト量２８により遅延回路１５ａ
及び一走査分遅延させるシフトレジスタ３１ａ〜３１ｆ
の出力から最適なシフト位置を選択し、シフトレジスタ
３２に入力する。また、選択回路３３ではシフト量２９
により走査方向の最適なシフト位置を選択する。従っ
て、選択回路３３の出力には、不一致量が最小となるシ
フト位置の局部メモリが抽出される。一方、遅延回路１
５ｂの出力からも一走査分遅延させるシフトレジスタ３
４ａ〜３４ｃ及びシフトレジスタ３５を用いて、第８図
のシフトレジスタ２５の出力と同じ量だけ遅延させた位
置の局部メモリを抽出する。この状態で選択回路３３か
ら出力される局部メモリはシフトレジスタ３５から出力
される局部メモリに対し、位置ずれのない最適なシフト
位置になっている。
選択回路３０では、シフト量２８により遅延回路１５ａ
及び一走査分遅延させるシフトレジスタ３１ａ〜３１ｆ
の出力から最適なシフト位置を選択し、シフトレジスタ
３２に入力する。また、選択回路３３ではシフト量２９
により走査方向の最適なシフト位置を選択する。従っ
て、選択回路３３の出力には、不一致量が最小となるシ
フト位置の局部メモリが抽出される。一方、遅延回路１
５ｂの出力からも一走査分遅延させるシフトレジスタ３
４ａ〜３４ｃ及びシフトレジスタ３５を用いて、第８図
のシフトレジスタ２５の出力と同じ量だけ遅延させた位
置の局部メモリを抽出する。この状態で選択回路３３か
ら出力される局部メモリはシフトレジスタ３５から出力
される局部メモリに対し、位置ずれのない最適なシフト
位置になっている。
一致部消去回路１７は、位置合せ回路１６（第７図）の
出力に対し差の２値化を行う回路であり、第１０図にそ
の構成を示す。位置合せされたパターンｆ，ｇの差ｆ−
ｇを閾値−thで２値化し、−thより大ならばｆとｇが一
致し欠陥がないのでdon′t care信号を出力する。この
回路により対象がコントラストが小さくても欠陥判定可
能となる。
出力に対し差の２値化を行う回路であり、第１０図にそ
の構成を示す。位置合せされたパターンｆ，ｇの差ｆ−
ｇを閾値−thで２値化し、−thより大ならばｆとｇが一
致し欠陥がないのでdon′t care信号を出力する。この
回路により対象がコントラストが小さくても欠陥判定可
能となる。
マスキング回路２０（第７図）は一致部消去回路１７の
出力で原画をdon′t careとするもので、第３図（ｄ）
に示すように一致した領域をマスキングする。マスキン
グされた領域は一層分欠陥検出回路１９ｂ（第７図）内
では一切使用しない。
出力で原画をdon′t careとするもので、第３図（ｄ）
に示すように一致した領域をマスキングする。マスキン
グされた領域は一層分欠陥検出回路１９ｂ（第７図）内
では一切使用しない。
以上２層からなるパターンを対象とする欠陥検出回路の
例を説明したが、２層以上の多層パターンを対象とする
場合も層数分欠陥検出回路をパイプラインで接続するこ
とにより同様の構成で実現できる。
例を説明したが、２層以上の多層パターンを対象とする
場合も層数分欠陥検出回路をパイプラインで接続するこ
とにより同様の構成で実現できる。
以上説明したように、本発明によれば、ＬＳＩウエハ等
の如く、２つの本来同一形状を有する検査対象となる多
層パターンの各々において、層間にアライメント誤差や
伸縮誤差等が存在しても高精度に微細欠陥を検出できる
効果を奏する。
の如く、２つの本来同一形状を有する検査対象となる多
層パターンの各々において、層間にアライメント誤差や
伸縮誤差等が存在しても高精度に微細欠陥を検出できる
効果を奏する。
第１図〜第４図は本発明による欠陥検出の過程を示した
図、第５図，第６図は位置合せのためのエッジ検出の
例、第７図は本発明の実施例、第８図は位置ずれ検出回
路、第９図は位置合せ回路、第１０図は一致部消去回路
をそれぞれ示す図である。 １……ＬＳＩウェハ、２……チップ、５……光電変換
器、７……ＸＹテーブル、１１……エッジ検出回路、１
４……位置ずれ検出回路、１６……位置合せ回路、１７
……一致部消去回路、１５，１８……遅延回路、１９…
…一遅分欠陥検出回路、２０……マスキング回路、２７
……最小値検出回路。
図、第５図，第６図は位置合せのためのエッジ検出の
例、第７図は本発明の実施例、第８図は位置ずれ検出回
路、第９図は位置合せ回路、第１０図は一致部消去回路
をそれぞれ示す図である。 １……ＬＳＩウェハ、２……チップ、５……光電変換
器、７……ＸＹテーブル、１１……エッジ検出回路、１
４……位置ずれ検出回路、１６……位置合せ回路、１７
……一致部消去回路、１５，１８……遅延回路、１９…
…一遅分欠陥検出回路、２０……マスキング回路、２７
……最小値検出回路。
Claims (6)
- 【請求項１】２つの本来同一形状を有する検査対象とな
る複数の層パターンの各々について画像信号を検出し、
該検出された２つの画像信号を比較して複数の層毎に少
なくとも一方の画像信号を順次相対的に移動させて位置
合わせを行い、該複数の層毎に位置合わせされた２つの
画像信号を比較して所定の基準内で一致するパターン画
像信号を層毎に順次消去またはマスキングして共通して
残った不一致を示す画像信号を検出して欠陥として判定
することを特徴とする多層パターン欠陥検出方法。 - 【請求項２】前記２つの画像信号の各々は濃淡画像信号
であることを特徴とする特許請求の範囲第１項記載の多
層パターン欠陥検出方法。 - 【請求項３】前記消去またはマスキングを、２つの濃淡
画像信号の濃淡差が所定の基準内であることによって行
うことを特徴とする特許請求の範囲第２項記載の多層パ
ターン欠陥検出方法。 - 【請求項４】２つの本来同一形状を有する検査対象とな
る複数の層パターンの各々について画像信号を検出する
画像信号検出手段と、該画像信号検出手段で検出された
２つの画像信号を比較して複数の層毎に少なくとも一方
の画像信号を順次相対的に移動させて２つの画像信号に
ついて複数の層毎に順次位置合わせをする位置合わせ手
段と、該位置合わせ手段により複数の層毎に順次位置合
わせされた２つの画像信号を比較して所定の基準内で一
致するパターン画像信号を層毎に順次消去またはマスキ
ングして共通して残った不一致を示す画像信号を検出し
て欠陥として判定する欠陥判定手段とを備えたことを特
徴とする多層パターン欠陥検出装置。 - 【請求項５】前記画像信号検出手段は、濃淡画像信号を
検出するように構成したことを特徴とする特許請求の範
囲第４項記載の多層パターン欠陥検出装置。 - 【請求項６】前記欠陥判定手段における消去またはマス
キングを、２つの濃淡画像信号の濃淡差が所定の基準内
であることによって行うように構成したことを特徴とす
る特許請求の範囲第５項記載の多層パターン欠陥検出装
置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60052272A JPH0656294B2 (ja) | 1985-03-18 | 1985-03-18 | 多層パターン欠陥検出方法及びその装置 |
| DE3587846T DE3587846T2 (de) | 1984-12-26 | 1985-12-20 | Verfahren und Gerät zum Prüfen der Geometrie von Mehrschichtmustern für integrierte Schaltungsstrukturen. |
| EP85116315A EP0186874B1 (en) | 1984-12-26 | 1985-12-20 | Method of and apparatus for checking geometry of multi-layer patterns for IC structures |
| US06/812,928 US4791586A (en) | 1984-12-26 | 1985-12-23 | Method of and apparatus for checking geometry of multi-layer patterns for IC structures |
| KR1019850009763A KR900005349B1 (ko) | 1984-12-26 | 1985-12-24 | Ic 구조용 다층 패턴의 기하학 체크를 위한 방법 및 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60052272A JPH0656294B2 (ja) | 1985-03-18 | 1985-03-18 | 多層パターン欠陥検出方法及びその装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61212708A JPS61212708A (ja) | 1986-09-20 |
| JPH0656294B2 true JPH0656294B2 (ja) | 1994-07-27 |
Family
ID=12910141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60052272A Expired - Lifetime JPH0656294B2 (ja) | 1984-12-26 | 1985-03-18 | 多層パターン欠陥検出方法及びその装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0656294B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011095009A (ja) * | 2009-10-27 | 2011-05-12 | Panasonic Electric Works Co Ltd | 外観検査システムおよび外観検査方法 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63168788A (ja) * | 1987-01-06 | 1988-07-12 | Nec Corp | パタ−ン比較検査装置 |
| JPS63316182A (ja) * | 1987-06-19 | 1988-12-23 | Hitachi Ltd | 画像デ−タ信号の位相合せ装置 |
| US6947587B1 (en) | 1998-04-21 | 2005-09-20 | Hitachi, Ltd. | Defect inspection method and apparatus |
| JP3858571B2 (ja) | 2000-07-27 | 2006-12-13 | 株式会社日立製作所 | パターン欠陥検査方法及びその装置 |
| JP3729156B2 (ja) | 2002-06-07 | 2005-12-21 | 株式会社日立製作所 | パターン欠陥検出方法およびその装置 |
| JP2004233163A (ja) | 2003-01-29 | 2004-08-19 | Hitachi High-Technologies Corp | パターン欠陥検査方法およびその装置 |
| JP4331558B2 (ja) | 2003-10-01 | 2009-09-16 | 株式会社日立ハイテクノロジーズ | 被検査物の外観検査方法及び外観検査装置 |
| JP2005156516A (ja) | 2003-11-05 | 2005-06-16 | Hitachi Ltd | パターン欠陥検査方法及びその装置 |
| JP2006029881A (ja) * | 2004-07-14 | 2006-02-02 | Hitachi High-Technologies Corp | パターン欠陥検査方法および装置 |
| JP4450776B2 (ja) | 2005-07-22 | 2010-04-14 | 株式会社日立ハイテクノロジーズ | 欠陥検査方法及び外観検査装置 |
| JP5132982B2 (ja) * | 2007-05-02 | 2013-01-30 | 株式会社日立ハイテクノロジーズ | パターン欠陥検査装置および方法 |
| US11143600B2 (en) | 2018-02-16 | 2021-10-12 | Hitachi High-Tech Corporation | Defect inspection device |
-
1985
- 1985-03-18 JP JP60052272A patent/JPH0656294B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011095009A (ja) * | 2009-10-27 | 2011-05-12 | Panasonic Electric Works Co Ltd | 外観検査システムおよび外観検査方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61212708A (ja) | 1986-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900005349B1 (ko) | Ic 구조용 다층 패턴의 기하학 체크를 위한 방법 및 장치 | |
| US6317512B1 (en) | Pattern checking method and checking apparatus | |
| KR900007434B1 (ko) | 패턴 검사 장치 | |
| KR900005350B1 (ko) | 패턴 결함 검출 방법 및 장치 | |
| US4589139A (en) | Apparatus for detecting defects in pattern | |
| JPH0656294B2 (ja) | 多層パターン欠陥検出方法及びその装置 | |
| JPS60215286A (ja) | 対象物における面模様をオプトエレクトロニクス検査する方法とその装置 | |
| JP2710527B2 (ja) | 周期性パターンの検査装置 | |
| JPS5924361B2 (ja) | ２次元画像比較検査装置 | |
| JPS62267649A (ja) | パタ−ン欠陥検出装置 | |
| JP3189796B2 (ja) | 欠陥検査方法及び装置 | |
| JPH03201454A (ja) | 半導体装置の位置合わせ方法 | |
| JPH0727708A (ja) | ウエハの欠陥検査方法 | |
| JPH0617778B2 (ja) | パタ−ン欠陥検出方法及びその装置 | |
| JP2002303588A (ja) | パターン欠陥検査装置 | |
| JP4474006B2 (ja) | 検査装置 | |
| JPH036409A (ja) | プリント基板の検査方法および装置 | |
| CN109727225B (zh) | 图像处理装置、图像处理方法以及记录介质 | |
| JPH063541B2 (ja) | パターン検査装置 | |
| JPH0989528A (ja) | 寸法測定装置 | |
| JPS6057929A (ja) | パターン欠陥検出装置 | |
| JP2006078421A (ja) | パターン欠陥検出装置及びその方法 | |
| JP2601232B2 (ja) | Ｉｃリードずれ検査装置 | |
| JP2765339B2 (ja) | スルーホール検査装置 | |
| JPH07159139A (ja) | ワーク表面検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |