JPS62267649A - パタ−ン欠陥検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は画像情報の２値化を再現性よく高精度に行う技
術に関連し、例えばＬＳＩウェハ等の半導体素子上に形
成されたパターンの外観を自動的に検査する方法及び装
置に関する。

〔従来の技術〕

ＬＳＩなどの集積回路は高集積化と小形化の傾向にある
。かかる微細な配線パターンの形成にあっては欠陥の検
出が当該形成の良否を判定する上で重要である。

欠陥の検出は最早、多数の人員を配置して目視で行う段
階では困難となり、欠陥検出の自動化が急務となってい
る。

そこで光学顕微鏡又は電子顕微鏡等から得られた半導体
素子表面の画像情報を、撮像管や撮像素子等により電気
情報に変換した後、所定の信号処理を施して欠陥の検出
が行われるべく構成された装置並びに方法が公開されて
いる。例えば特開昭５７−１９６３７７号公報、特開昭
５８−４６６３６号公報２％開昭５７−３４４０２号公
報に詳述されている。

これらの技術に共通し、かつ必須の構成要素は、第２０
図で示される従来装置を参照すれば、半導体のチップｚ
上に形成されたパターンを、定位置から２次元パターン
として再現性良く電気信号に変換することである。

従来装置を用いて動作を簡単に説明する。

リニアイメージセンサ５ａ、５ｂは自己走査機能をもっ
ており、１次元にパターンを検出する。そしてＸＹテー
ブル７によりＬＳＩウエノ＼１をリニアイメージセンサ
走査と直角方向に移動させることにより、チップ２の２
次元パターンを検出する構成となっている。４α、４Ａ
は照明光３６．３Ａをチップ上に集光させ、かつチップ
のパターンを拡大してイメージセンサ上に結像する対物
レンズであり、イメージセンサからの電気信号はＡ／Ｄ
コンノく一タ１１α、１１ｈによりディジタル信号に変
換される。

更にディジタル信号は２値化回路１２α、１２ｂにより
バイナリ信号に変換されて判定回路１３に至る。

このような従来装置では、イメージセンサ５α。

５ｂでそれぞれ検出される回路パターン等が所定の座標
に対して位置ずれが無いことが理想であるが、少くとも
イメージセンサ５ａ、５Ａで検出される２箇所の回路パ
ターンに位置ずれが無いことが要求される。

しかし、実際には検査対象を載置したｘｙ子テーブル精
度、チップ配列精度、光学系・機械系の熱変形等により
入カバターン間に位置ずれが生ずることは免れ得ないめ
で位置ずれを測定して入カバターン間の位置ずれを補正
して欠陥判定を行っていた。

〔発明が解決しようとする問題点〕

従来技術には次のような問題があった。即ち、第２１図
（ａｌ、　（Ａ）に示すように、検討対象多層パターン
の例えば第１層と第２層のパターン間に位置ずれ（アラ
イメント誤差）があるとき、従来技術による位置合せを
行った後、不一致検出を行うと第２１図（１）に示すよ
うになり欠陥のみを検出することは不可能であった。即
ち、アライメント誤差が存在する場合には、層間アライ
メント誤差より小さな欠陥はそれが致命的な欠陥であっ
ても欠陥だけを弁別して検出することはできない。層間
アライメント誤差はパターンを形成する場合、避けるこ
とができない位置ずれであり、従来の方法で不一致検出
を行うと層間アライメント誤差に覆われてしまい微細な
欠陥検出は不可能である。また、パターンには微小な凹
凸や幅の偏差がある場合もあり、これらを許容して欠陥
のみを検出しなければならない。

更に、２次元パターンを撮像する際に、イメージセンサ
からのアナログ信号をサンプリングしてＡρ変換を行う
が、サンプリングに伴う量子化誤差の対策が成されて２
らす、同一のアナログ信号について２回以上サンプリン
グを行う時ｌこ誤差が発生していた。

本発明の目的は、自動化に適した多層パターンの外観検
査方法及び装置を提供することである。

より具体的には上記した従来技術の課題をなくし、比較
する２組の多層パターン間番ζ層間アライメント誤差、
微小な凹凸やパターンの線幅の違いがあっても高精度に
検出できる方法及び装置を提供することである。

また撮像素子から入力された同一のアナログ信号につい
て、２回以上サンプリングを行う時に誤差の発生を激減
させる方法及び装置を提供することである。

〔問題点を解決するための手段〕

上記の目的は下記の技術的要素を組合せることにより達
成される。即ち、多層パターンの外観検査技術において
、 ｆｉｌ　　コントラストが小さい多層パターンを２値化
せず濃淡の多値として隣接チップと比較する。

（２）　　層間アライメント誤差を許容するため各層ご
とに位置合せを行い、一層ずつ２チップ間を比較する。

（３１検査済みのチップ間で一致した部分を不感帯化（
ｄｏｎ’ｔ　ｅａｆｇ　）することでマスキングを行い
、一層ずつ直列的に（シリアルに）検査し、全層を検査
する。

（４１不一致部分についてはウィンドを設定し、ウィン
ド内の複数の画素につい・て明暗の勾配を比較する。

（６）　　入力した濃淡のアナ口　グ信号をデジタル化
し、単位画素相互間の補間を行い、補間した画素間で比
較を行う。

〔作用〕

（１）　　撮像素子からのアナログ信号を直接サンプリ
ングしてデジタル化し、かつ、デジタル化した画素デー
タの補間結果を比較するので、１画素未満の位置ずれが
無視でき、比較の精度が極めて向上する。

（２）２チップ間を各層ごとに位置合せをしては比較し
、不一致部分について位置合せと比較をくり返すことに
なるので、一層ずつパターンを剥ぐようにして欠陥判定
ができる。この結果、眉間アライメント誤差による支障
が発生しない。１またパターンの微小凹凸、線幅の違い
を克服して欠陥のみを検出できる。

〔実施例〕

以下、本発明の一実施例を第１図により説明する。多層
パターンの光学像を電気信号に変換する光電変換器とし
てはリニアイメージセンサ、ＴＶ左カメラいかなるもの
でも使用可能であるが、本実施例ではリニアイメージセ
ンサを用いており、当該リニアイメージセンサの自己走
査及びそれと直角方向に移動するＸＹテーブルによりＬ
ＳＩウェハの２次元パターンを検出する。第１図はパタ
ーン外観検査装置のブロック図である。リニアイメージ
センサ５の出力はＡ／Ｄ変換器１１によりディジタル信
号に変換され、エツジ検出回路１５αに入力される。ル
Φ変換器出力は画像メモリ１４にも入力され、入力され
ると同時に画像メモリに記憶されている隣接チップの対
応するパターンを画像メモリから読み出し、エツジ検出
回路１５　ｈ　ｊこ入力する。画像メモリを用いること
により１つのイメージセンサで隣接チップのパターンを
比較検査できる。エツジ検出回路１５ｇ、１５Ａでは、
パターンのエツジが検出される。

位置ずれ検出回路１８では、エツジ検出回路１５α。

１５　Ａの出力である２値化パターンをシフトし、シフ
トした位置での不一致画素数をカウントし２つの２値化
パターン間の不一致量を検出し、直交する２方向の移動
量を最小とする２つのカウント値を出力する。

またリニアイメージセンサ５のＡ／Ｄ変換されたディジ
タル信号出力及び画像メモリの出力は遅延回路１９ｇ、
１９ｂにより遅延させる。遅延時間はリニアイメージセ
ンサ画素数Ｍ（例えば１０２４　）と位置合せに要する
イメージセンサ自己走査回数Ｎ（例えば２５６）により
決定され、遅延回ｊ！！２！１９α。

１９　ｈは各々ＭｘＮのビット数のシフトレジスタによ
り構成される。

位置合せ回路加では、位置ずれ検出回路１８で決定した
最適な位置合せ状態、即ち不一致量が最小となるように
遅延回路１９α、１９Ａの出力を位置合せ回路加でシフ
トし位置合せを行う。そして、−敷部消去回路２１で位
置合せされた検出画像の明るさの比較を行い、実質的筈
こ一致する領域を消去する。

一致部消去回ｊ１３ｉ２１では、明るさの一致しない領
域について、ルω変換器出力が画像メモリ出力よりも暗
い領域である６暗欠陥”候補と明るい領域である”明欠
陥”候補を出力し、勾配比較回路Ｊに入力する。勾配比
較回路３０では、−敷部消去回路２１で不一致となった
これらの領域について明るさの勾配を比較し、欠陥判定
を行い不一致を出力する。また−敷部消去回路２１の出
力は、２段目以降の位置ずれ検出回路１８及び遅延回路
３１ａ、３１Ａを通して２段目以降の一致部消去回路２
１に入力される。

位置ずれ検出回路１８では前段の一致部消去回路２１の
出力でエツジ検出回路１５α、１５ｂの出力のＥＸＯＲ
をマスキングし、また−敷部消去回路２１では前段の一
致部消去回路の出力で現在の一致部消去回路出力をマス
キングする。

以上が一層分のパターンｉζついての不一致検出回路で
あり、これと同一構成の回路がパターン層数だけシリア
ルに接続される。そして、最終段の勾配比較回路３０の
出力が真の欠陥として採用される。第１図は２つの層パ
ターンからなる多層パターンを対象とするものであり、
２組の−１パターン用不一致検出回路によって構成され
る。なお遅延回路３１ａ、３１Ａは遅延回路１９α、１
９ｂと同一の時間だけ遅延させる回路であり、同一のハ
ード構成である。

また第１図の構成で１層パターン或いは眉間アライメン
ト誤差のない２層パターンを検査対象としたときは、第
１段目の勾配比較回路出力の不一致が欠陥として採用さ
れる。

次に各部の詳細を説明する。

第２図（α）を参照して第１図のエツジ検出回路１５α
、１５Ａとして用いることができる構成例を説明する。

四回において参照符号１５０はＡ／Ｄ変換器１１または
画像メモリ１４からの、例えば８ハｔのディジタル映像
信号を受ける３段のシフトレジスタで、初段および第３
段の出力は加算器１５１に、第２段の出力は利得２の増
幅器１５２にそれぞれ供給される。加算器１５１の出力
および増幅器１５２の出力は減算器１５３に加えられ、
その差信号出力は２値化回路１５４において２値化され
、エツジ検出信号として位置ずれ検出回路１８に供給さ
れる。シフトレラスタ１５０．加算器１５１．増幅器１
５２および減算器１５３で’　１．−２．１　　″オペ
レータが構成されている。

第２図（Ａ）は縦、横、斜めの８方向でエツジを検出す
るためのエツジ検出回路で、ルΦ変換器１１または画像
メモリ１４の出力を３×３切出し回路スにカロエ、エツ
ジオペレージ璽ンを４つのエツジオペレータＯＰ１〜Ｏ
Ｐ４により行う。各エツジオペレータは第２図（α）に
図示したものと同一でよい。

オペレータＯＰ１〜ＯＰ４の出力は２値化回路１５４−
１〜１５４−４で２値化され、論理和回路５にすべて供
給される。回路四の出力は位置ずれ検出回路１８のシフ
トレジスタ１８１ｇ　　、　　１８０ｇ　　またはシフ
トレジスタ１８２α　（第３図）に加えられる。

第１図の位置ずれ検出回路１８として用いる構成例を第
３図に示す。２値化回路１５４の出力から、リニアイメ
ージセンサ５のルω変換出力を１走査分遅延させるシフ
トレジスタ１８０α　〜１８０ｆ　　及びシリアルイン
・パラレルアウトのシフトレジスタ１８１α　〜１８１
！Ｉ　　からなる７×７画素（他の例：９×９画素でも
よい）の２次元局部メモリにより７×７画素を切出す。

一方、他の２値化回路１５４の出力は同様のシフトレジ
スタ１８２α　〜１８２Ｃ，及び１８３を用いて遅延さ
せ、出力を上記局部メモリの中心位置と同期させる。

シフトレジスタ１８３の出力と局部メモリ各ピット出力
をＥＸＯＲ回路１８４α　〜１８４ル　　で排他的論理
和をとり、不一致画素数を検出する。ただし、２段目以
降の位置ずれ検出回路ではＥＸＯＲ回路１８４と次に説
明するカウンタ１８５の間にマスキング回路１８９を設
け、これにより前段の一致部消去回路２１（第１図）に
おいて不一致となった領域についてのみ不一致画素数を
検出する。カウンタ１８５ｅＬ　　〜１８５？＆　　で
この不一致画素数の個数を計数する。カウンタ１８５ａ
　　〜１８５指　　は、リニアイメージセンサＮ走査毎
にゼロクリアし、その直前に値を読出してやれば、Ｍ画
素ｘＮ＠査のエリア内の不一致画素数がわかる。局部メ
モリの各ビット出力は、シフトレジスタ１８３の出力に
対してＸＹ方向（直交する２方向）に±３画素の範囲で
、１画素毎にシフトされたものであるので、カウンタ１
８５α〜１８５ルではＸＹ方向による画素入カバターン
をシフトしたときの各シフト量における不一致画素数が
カウントされる。従って、最小値をもつカウンタがどれ
かを調べれば、不一致画素数が最小となるＸ及びＹ方向
のシフト量がわかり、各層に最適な位置合せが可能とな
る。

最小値検出回路１８６（例えば比較回路で構成される）
ではカウンタ１８５α〜１８５３の値を読出し、最小値
をもつカウンタを選択して、リニアイメージセンサ走査
方向（Ｙ方向）のシフト量１８８とそれと直角方向（Ｘ
方向）のシフト量１８７を出力する。

第４図に８ｇ１図の位置合せ回路２０として用いられる
構成例を示す。選択回路２０１では、シフト量１８７に
より遅延回路１９　ａ及び−走査分遅延させるシフトレ
ジスタ２００α〜２００ｆの出力から最適なシフト位置
を選択し、シフトレジスタ２０２に入力する。

また、選択回路２０３ではシフト量１８８により走査方
向の最適なシフト位置を選択する。従って、選択回路２
０３の出力には、不一致量が最小となるシフト位置の局
部メモリが抽出される。

一方、遅延回路１９　ｂの出力からも一走査分遅延させ
るシフトレジスタ２０４α−２０４ｃ及びシフトレジス
タ２０５を用いて、第３図のシフトレジスタ１８３の出
力と同じ量だけ遅延させた位置の局部メモリの画素を抽
出する。この状態で選択回路２０３から出力される局部
メモリの画素出力はシフトレジスタ２０５から出力され
る局部メモリの画素出力に対し、位置ずれのない最適な
シフト位置になっている。

第１図の一致部消去回路２１は、位置合せ回路２０の出
力に対し差の２１［化を行う回路であり、第５図にその
構成例を示す。位置合せされたパターン信号の差を引算
器２１０で発生し、差信号２１１を２値化回路２１２α
により閾値−ｔＡ。で２値化し、−４Ａ０より犬ならば
実質的に一致し欠陥かないので不感信号（ｄｏＪｔ　ｃ
α７１信号）を出力する。同様に２値化回路２１２Ａに
より閾値ｔ＾。で２値化し、ｔｋｏより小ならば実質的
に一致し欠陥がないので不感信号（ｄｏｎ’ｔ　ｃαｒ
ｅ　信号）を出力する。一致しない場合は前者が６暗欠
陥”候補、後者が９明欠陥候補”となる。たたし、２段
目以降の一致部消去回路では、２値化回路２１２α、　
２１２ｂ　　の後にマスキング回路２１４ｇ　、　　２
１４Ａを設け、前段の一致部消去回路で一致したと判断
された領域については２値化回路２１２ａ　、　　２１
２Ａの出力に拘らず不感（ｄｏｎ’ｔ　ｃａｒｔ　）と
する。

第６図に第１図の勾配比較回路（９）の詳細ブロック図
、第７図に勾配比較回路（９）として用いられる具体的
構成例を示す。第６図において、論理和回路３２により
一致部消去回路の出力である暗欠陥候補３０２と明欠陥
候補３０３の論理和をとることによって位置合せされた
ディジタル信号３００　、　３０１の差の絶対値の２値
化画像を得る。検出した欠陥候補から、３×３ウインド
処理回路おにより、３画素未満の欠陥候補は除去する。

ウィンド処理回路羽の出力は、信号３００．　３０１の
不一致量が大きく、かつ３×３画素以上のものとなる。

次に、これら令 の欠陥候補について信号３００　、　３０１のウィンド
内勾配を勾配検出口ｊｉｆ！ｉ３４，３５により求める
。こうして求めた勾配を比較回路あにより互いに比較す
ることにより、勾配が大きく異なる場合には欠陥として
検出する。

次に第６図の各部に用いることができる構成例を第７図
により説明する。リニアイメージセンサの１走査分遅延
させるシフトレジスタ３３０．　３３１と、シリアルイ
ンパラレルアウトのシフトレジスタ３３２とにより構成
した３×３画素の切出し回路、及びＡＮＤ回路３３４に
より、３×３のウィンド内の画素の明るさの差がいずれ
もｔｈｏ（第５図の２値化閾値）以上ならば、ＡＮＤ回
路出力３３５を可能（ｅｎａｂｌｅ　）に、そうでなけ
れば不可能（ｄｉｓａｂｌｅ）にする。一方、シフトレ
ジスタ３４０．　３４１．シリアルインパラレルアウト
のシフトレジスタ３４２Ｉこより構成した３×３画素の
切出し回路により、信号３００．　３０１からＡＮＤ回
路出力３３５と同期して３×３画素を切出す。ＡＮＤ回
路出力３３５は、信号３００　、　３０１の差の絶対値
が３×３画素にわたり、ｔん。以上ならば可能（ｅｎａ
ｂｌｅ　）となり、３×３画素の切出し回路を有効にす
る。３×３画素の切出し回路から明るさを取り出し、引
算器３４３に入力し、勾配（明るさの傾き）を検出する
。検出した勾配は、比較回路３６により信号３００．　
３０１に対応する勾配を比較し、勾配が大きく異なる場
合には欠陥として検出する。比較回路３６の内部は、引
算器とコンパレータで構成されている。

勾配の１例を第８図（ａ）、　Ｃｂ）に示す。３×３画
素の切出し回路のそれぞれの画素をＡ、Ｂ、・・・、Ｉ
とすると、第８図＜ｈ＞に示すような差の列挙から成る
勾配テーブルを作ることができる。勾配テーブルの値を
比較し、その値が信号３００と３０１の間で１つでも大
きく異なれば、そこには信号３００と３０１に差を生ぜ
しめた欠陥が存在する。

勾配の他の例を第８図（ｃ）に示すような勾配テーブル
で示すことができる。勾配テーブルの値を比較し、その
値が信号３００と３０１の間で実質的に一致しなければ
、そこには信号３００と３０１に差を生ぜしめた欠陥が
存在する。勾配テーブルの比較は次のように行う。

Δ１＝Ｉ　（Ａ−２Ｅ＋Ｉ　）−（、（／　−２Ｅ／　
＋Ｉ／　）　１Δ２＝Ｉ　（Ｂ−２Ｅ＋Ｈ）−（Ｅ’　
−ｚＥ’　＋Ｈ’　）　１Δ３＝ｌ　（Ｃ−２Ｅ＋Ｇ）
−（Ｃ’　−２Ｅ’　＋Ｇ／　）　１Δ４＝ｌ（Ｄ−２
Ｅ十Ｆ）−（Ｄ’−２Ｅ’＋Ｆ’　）１とすると ｍμ（Δ１．Δ２．Δ３．Δ４）≧ｔｈＯ・・・・・・
■により欠陥が存在するかどうか判定する。ここで、Ａ
′〜Ｉ′のようにダッシュを付したのは、信号３０１の
画素信号であることを表わし、Ａ、Ｉは信号３００の画
素信号であることを表わす。式■は、信号３００と３０
１の間に、勾配（２次微分）が１つでも近い値をとれば
欠陥とみなさず、これを許容するものであり、逆に勾配
が１つも近い値をとらないならば、欠陥が存在すると判
定する。

式■は次のようにも書ける。

π（Δｉ　＞　ｔ　Ａ。）が真ならば欠陥。

を鴛１ 偽ならば正常。

ただし ここで、ｎはＡＮＤを表わす。

勿論、式■は、勾配テーブル第８図（Ａ）にも適用でき
る。この場合、 Δ１＝＋　（＃−ｆｆ）−（ｆｌ’　−Ｈ’　）　１Δ
２＝＋　（１）−Ｆ）−（Ｄ／　−Ｆ／　）　１Δ３＝
ｌ　（Ｇ−（：’）−（Ｇ／　−ＣＩ　）　１Δ４＝１
　（１−，０−（１’　−Ａ’　）　１とすればよい。

勾配の他の例を第８図（ｄ）の画素間の補間（内挿）に
示す。同図に示すように画素Ｅと画素Ａとを補間し新た
に画素ＡＥを作る。同様に画素ＢＥ、ＣＥ、・・・、Ｄ
Ｈを作る。これらの画素を用いて欠陥判定を行う。即ち
、 Δ１＝ｌＥ−Ｅ’　１ Δ２＝、１ＡＥ−Ｅ’　１ Δ３＝ｌＪＡニーＥ’　１ Δ４＝＝ＩＣＥ−Ｅ’　１ Δ５２１ＦＥ−Ｅ′１ Δ６＝ｌ　ＩＥ−Ｅ’　１ Δ７＝ｊＨＥ−Ｅ’　１ Δ９２７ＧＢ−Ｅｌ　１ Δ９＝ＩＤＥ−Ｅｌ　１ ｗｌｎ（Δ１．　　Δ２．　　、、、　、　　Ｊ９）’
２　　”’　　　　　　　　”””　　■ここで、画素
の補間は例えば次のように行う。

、４Ａ’＝＝（Ａ十Ｅ＋Ｄ＋Ｅ）／４ ＣＥｇ（Ｂ＋Ｃ＋Ｅ＋Ｆ　）／４ ＩＥ＝（Ｂ＋Ｆ＋Ｈ＋１　）／４ ａｚ＝（Ｄ＋ｇ＋Ｇ＋Ｈ）／４ ＢＥ＝（Ｂ＋Ｅ　）／２ ＦＥ＝（Ｆ＋Ｅ　）／２ ＥＥ＝：（Ｂ＋Ｅ　）／２ ＤＢ＝（Ｂ＋Ｅ）／２ 式■によれば、第１図のイメージセンサ５及びＡ／Ｄ変
換器１１に止るサンプリング誤差を許容して、極めて厳
密な欠陥判定を行うことができる。

第８図（１）に示すように、画像信号して得られる値は
、サンプリングされディジタル化された明るさであり、
画素り、Ｅ、／・・・である。従って、画素りとＥの間
の位置の明るさ情報は失われている。

そして、サンプリング点はたとえ同一の検出系で同一の
ウェハを撮像しても、同一になることはなく、２回目の
サンプリング点は１回目とは異なる。

従ってＷ、８図（−）に示すようｌζ１回目のサンプリ
ング点は○印となり、２回目のサンプリング点はＸ印と
なる。即ち、±１１画素内の誤差が生じることになる。

このように、サンプリングのタイミングは微妙にずれる
ため、第１図の位置ずれ検出回路１８及び位置合せ回路
四で画像信号を位置合せしでも、サンプリングの時間間
隔Ｔ（画素間隔）の１／２以下の位置ずれは原理１免れ
られない。従って、信号３００の画素Ｅ′と信号３０１
の画素Ｅを位置合せし比較する場合、Ｅ′を更に補間画
素ＤＥ、ＦＥと比較してやれば正しく１画素未満（サブ
ビクセル）の単位で位置合せが行える。従って、式■ζ
こよれば、サンプリングによって生ずる位置合せ誤差を
完全に排除した状態で欠陥判定を行うことができ、検査
の信頼性を格段に向上させるこ−とができる。

第８図（ｄ）の補間勾配を用いない勾配検出回路あ。

３５（第６図）の構成例を第９図（α）に示す。同図は
３×３画素の明るさ勾配を、対応するパターン上の対応
点の周囲２画素を拡大した範囲内で比較するものである
。同図では例えば斜線の部分の明るさ勾配を比較した様
子を表わしているが、７×７画素の範囲内で最も明るさ
勾配の近い箇所を探し、そのとき局所的位置合せがなさ
れるとみなし、その勾配の値を比較することによって欠
陥かどうか判定するものである。参照符号３５１　、　
３５４はシフトレジスタであり、その他の部材は第７図
と同じでよい。

また、第９図（α）の特別な場合として、ウィンド３５
１、　３５４をそれぞれ１×１画素、３×３画素とし、
ウィンド３５１内の画素の明るさがウィンド３５４内の
３ｘ３画素の範囲内の明るさに近い箇所を探し、そのと
き局所的位置合せがなされるとみなし、その明るさを比
較することによって欠陥力・どうか判定することもでき
る。

このことは微小欠陥を検出したい場合に、１×１画素の
ウィンドでも本発明が適用できることを示すものであり
、３×３画素のウィンドによって定義した明るさ勾配を
１×１画素のウィンドに適用した例に該当する。

第９図（邊）に第８図（ｄ）の補間勾配を用いる勾配検
出回路の構成例を示す。同図では積算回路により補間画
素を得、この補間画素Ａ　Ｅ、、、Ｄ　Ｅ及びＥと、Ｅ
に対応する画素Ｅ′との差の絶対値を検出する。

そして、これらの差の絶対値から最小値を検出し、この
最小値を２値化回路で２値化している。

第１０因に、異なる閾値、例えばｔＡｌで２値化して得
た不一致領域について勾配比較を行う例を示す。第６図
では第１図の一致部消去回路２１で検出された不一致領
域について勾配比較が行われた。

即ち、信号３００．　３０１の差を閾値ｔｈｏで２値化
し、得られる暗欠陥候補と明欠陥候補の論理和をとった
が、異なるｒＩ１４値で２値化して得た不一致領域につ
いて勾配比較を行ってもよい。位置合せかされた信号３
００．　３０１　（ここでは８ビツト）は、引算器３１
１に入力され、ＥＸＯＲ回路３１２により、３００と３
０１の差の絶対値が検出される。差の絶対値は、コンパ
レータ３２０により、閾値ｔＡ１で２値化され、ウィン
ド処理回路羽に入力される。

第１０図では、２つの信号３００．　３０１の差の絶対
値を２値化回１ｉ１１５３２０で２値化したが、第１１
図に示すように、３００と３０１の差の絶対値からシフ
トレジスタ３２１、シリアルインパラレルアウトのシフ
トレジスタ３２２により構成した３×３画素の切出し回
路、及び加算回路３２３により、３×３画素の明るさの
差の絶対値の和を求め、これをコンパし・−夕３２４で
２値化してもよい。

以上、第１図を実現する構成例を具体的に説明した。こ
れらのうち、位置ずれ検出回路１８と一致部消去回路２
１は１段目と２段目以降ではマスキング回路１８９（第
３図）及び２１４（第５図）の有無により異なる。これ
らは、マスキング回路１８９では２１からの出力（暗欠
陥候補３０２）を、２１４では３１７！、３１Ａからの
出力を１段目だけそれぞれ１強制的にＬｅＨＩＩとする
ことによっても実現できる。

なお、第３図の位置ずれ検出回路において、２次元局部
メモリにより７×７画素を切出し、位置ずれ検出に用い
た。これは一般的にはル×霞画素でよく、検出画像の位
置ずれの状態、層間アライメント誤差の大小から決めて
よい。

次に、本発明により多層パターンが実際にどのように検
査されるかを具体的に説明する。

近接した２チツプを比較する場合、第１２図（α）。

（Ａ）に示すように、２つのチップ上の対応する第１層
パターン及び＠２層パターンからなる二層パターンｆｔ
ｅ、ｑｔが検出される。パターン７ｔと六の間には、眉
間アライメント誤差が存在する。第１図の位置合せ回路
２０により、第１層パターン同志の位置合せを行い、第
１２図（１）を得る。

次に一致部消去回路２１により明るさの一致した領域即
ち第１層パターンを消去するが、この第１１パターン消
去を検出パターン！、につぃて行う。

検出パターン！、については手を加えない。そして第１
２図（ｄ）のようにパターンｆｔにおける第１層パター
ン消去に伴ない、第２層パターンも一部消去される。第
１層パターン位置合せ後消去した領域を不感帯（ｄｏｎ
’ｔ　ｃａｒｅ　）　　としてマスキング回路番こより
マスクし、消去した第２層パターンの一部が第２層パタ
ーンの位置合せ時に不一致として検出されるごとを避け
る。従って、第１２図（ｄ）の場合、実線以外はマスク
される。そして、２段目の位置合せ回路加、−敷部消去
回路２１によりこれらのパターンと検出パターンハ（第
１２図（−））の位置合せを行い、残された第２層パタ
ーンの検査を行う。これにより第１２図Ｑ）に示すよう
に欠陥だけが検出できる。

このように多層パターンを構成する層パターンごとに位
置合せを行い、明るさを比較して一致している領域を消
去することを層パターン数だけシリアルに繰返すことに
より、欠陥だけを検出することが可能になる。

次に第１３図及び第１４図を用いて、−敷部消去回路２
１の動作をさらに詳しく説明する。第１３図（α）。

＜ｈ＞は２つの半導体ＩＣ構造体の多層パターンｆ、及
び！、の多値信号波形の一例である。これを位置合せし
重ね合せて（位置合せは第１５図、第１６図を参照して
後で説明する）表示すると、第１３図（ｃ）の状態とな
る。例えば、欠陥は正常部より暗いのでｆ。

−Ｉｍ　＞−ｔｈｏならばｆ、を消去すると第１３図（
ｄ）を得る。ここで、斜線部はｉｓ　−ｙｓ　＞　−ｔ
ｈｏを満たす領域を表わし、ｆ、とｇｓが実質的に一致
したとみなして不感帯（ｄｏｎ’ｔ　ｃａｒｅ　）とし
た領域である。ｔｈｏはパターンｆと！が一致するかど
うかを判定する閾値である。第１３図（ｄ）から第１層
パターンについては欠陥が存在しなかつたことがわかる
。しかし、第２層パターンについては層間アライメント
誤差のために位置合せが不完全となり消去することがで
きない。

次に第１４図（ａ）（第１３図（ｄ）と同じ）と第１４
図（ｂ）（第一１３図（ｊ）と同じ）を位置合せし重ね
合せて表示すると、第２層パターンの位置合せがなされ
第１４図（１）となる。再びｆｓ　−ｙｓ　＞−ｔｈｏ
の判定を行うと、第１層パターン間に不一致が発生する
が第５図のマスキング回路２１４ａによりこれらの不一
致はマスクされ、第１４図（ｄ）のように求める欠陥だ
けが検出される。第１３図、第１４図では暗欠陥候補を
例にとり説明したが、７３−１３　＜ｔ〜なる判定も可
能であり、これは第５図の２値化回路２１２Ａ、マスキ
ング回路２１４ｂにより実行される。このようにしてパ
ターンｆ、とｇｍから欠陥候補が抽出される。

次に、第１５図及び第１６図を用いて、エツジ検出回路
Ｌ５ａ、１５ｂ、位置ずれ検出回路１８（いずれも第１
図参照）の動作を説明する。第１５図（α）、　（ｄ）
はパターンｆ４及びハの信号波形である。これらの信号
波形に詔２図（、）で示した回路番こより１−２１なる
オペレータを適用すると、暗い低レベルのエツジだけを
検出でき、第１５図（ｂ）、　（＃）を得、これをある
２値化閾（ＦＬ　ｔｈＢで２値化するとパターンのエツ
ジの最も暗くなる点を６１″に、それ以外を６０”にす
ることができ、第１５図（１）、　（７）を得る。従っ
て、これらのエツジパターンを表わす２値化パターンを
用いて、パターンマツチングの手法により位置合せがで
きる。第３図の位置ずれ検出回路は、これを実現するも
ので、ｚ値化エツジパターンをｆ６１、とすると、 ｓ（ｔ、）＝　Σ、ＣｆｍＣ１＊　　ｊ　）　ＥＸＯＲ
ｙｍｃｉ−ｓ　　ｊ−ｕ）：）′瞥ノ なるＳ（鉢、１＋）を測定し、Ｓ（鉢、ｖ）が最小とな
るｕ、ｖの量を求めるものである。ただし、−敷部消去
回路２１と同様に、第１３図、第１４図で示した斜線部
は、第３図のマスキング回路１ｇ９ｒ−％により７スキ
ングし・前段までの一致部消去回路２１において不一致
となった領域についてのみ、Ｓ（ｕ、、）を算出する。

ここで、（＝、ｊ）はパターンの画素の座標を表わす。

パターンｆ４及び！４は本来２次元の信号であるから、
第１６図に示すような２次元的広がりを持ったパターン
のエツジを検出するためのオペレータを用いる。これは
第２図（Ａ）に示した回路構成により実現できる。

次ζこ第１７図〜第１９図を用いて、勾配比較回路間が
どのように欠陥候補から真の欠陥のみ抽出するかを説明
する。第１７図及び第１８図において、２つのチップ上
の対応する多層パターンｆａｎｇｓを位置合せしく第１
７図体））、−敷部消去回路２１で明るさの差をとると
（第１７図（ｈ））、明るさの差の絶対値が２値化閾値
ｔｈｎより大きい所では、次のようになる。即ち、層間
アライメント誤差が小さい場合や、パターンの微小凹凸
が存在する場合、またはパターンの線幅がチップによっ
て若干具なる場合には、第１７図（ｃ）に示すようにも
とのパターン７ｓ−！、の明るさ勾配はほぼ同じ値をも
つか、同じ値をもたない場合でも大きな差はないという
傾向がある。しかし、これらが大きい場合には第１８図
（α）〜（１）に示すようにパターンｆ！と卯の明るさ
勾配（１）はまったく異なる値化なる。

層間アライメント誤差、パターンの凹凸、線幅の違いは
、それがある基準値より大きければ欠陥と見なし検出し
なければならないが、ある基準値より小さければ正常と
見なし許容しなければならない。このうち、眉間アライ
メント誤差の大小は第１図の位置ずれ検出回路１８の出
力μ、Ｖから判断でき、しかも層間アライメント誤差は
各層ごとに位置合せ、一致部消去を繰返すことから許容
できるものである。

パターンの凹凸、線幅の違いが勾配比較回路３０で許容
できることを次に示す。第１９図に示すように、パター
ンｆａｐｌｅを位置合せした場合、パターンの微小凹凸
（あるいは線幅の違い）により、位置合せが完全になさ
れず、第１９図（ｂ）のように１画素の位置合せ誤差、
第１９図（１）のように２画素の位置合せ誤差、第１９
図（ｄ）のように３画素の位置合せ誤差がそれぞれある
とき、不一致量の大きな領域に第６図のウィンド処理回
路３３番こより３×３のウィンドを当てはめる。

このウィンドは２次元であるが、説明の都合上、１次元
で以下説明する。このウィンドにより３×３画素の大き
さの不一致の欠陥を検出する。第１９図（Ａｌの場合番
こけ、パターンの不一致量が小さいため問題はない。第
１９図（、ｌの場合は、図示の画素の不一致量が大きく
なり、欠陥候補となる。曲線により囲まれた領域の形状
に注目すれば、この欠陥候補に３×３のウィンドを当て
はめ、第６図の勾配検出回路３４．３５によりウィンド
内の２つのパターンの明るさ勾配を求め、比較回路あに
より明るさ勾配を比較すると、それらはほぼ一致し、従
って局所的な小さな位置ずれであることがわかる。

第１９図（ｄｌの場合は、図示の画素の不一致量が大き
くなり欠陥候補となる。そして３×３のウィンド内の明
るさ勾配は互いに値が若干具なり、位置すれがｇ　１９
図（１）の場合よりも大きいことがわかる。

この勾配の値によって、欠陥かどうか判断できる。

以上説明したように、第１図の実施例によれば層間アラ
イメント誤差、パターンの微小凹凸、線幅の微小な寸法
差によらず欠陥だけを確実に検出することができる。

なお第１図は２つの層パターンからなる多層パターンを
対象とするものであり、２組の一層パ４−ン用不一致検
出回路によって構成した。しかし、実際には多層パター
ンといえども眉間アライメント誤差が全ての層パターン
について存在するわりではなく、不一致検出回路を層数
以下の個数シリアルに接続することによりて欠陥判定を
行うこともできる。また、一層パターンが検査できるこ
とは言うまでもない。

また第１２図の説明において、位置合せが第１層パター
ンから行われるとしたが、実際には第ｘｆｆｐパターン
から行われるのか第２層パターンから行われるかの選択
はできない。エツジ画像の不一致画素数を最小とする制
約から、太いエツジをもつ層パターンから位置合せがな
されるはずであるが、これらの順序は欠陥判定の原理上
どちらが先でも構わない。

また、第１図は１つのイメージセンサと画像メモリによ
り比較検査を実現したが、第四図に示すような２つのイ
メージセンサを用いて比較検査を行う装置にも本発明が
適用できることは言うまでもない。

〔発明の効果〕

本発明によれば、コントラストの低い検査対象から欠陥
を検出することが可能になる。具体的には、眉間アライ
メントの誤差、パターンの微小な凹凸、線幅の微小な差
によらず、欠陥だけを検出することが可能である。従っ
て、パターン検査の自動化に貢献できる。

【図面の簡単な説明】

第１囚は本発明の一実施例のブロック図、第２図（α）
は第１図のエツジ検出回路の一構成例を示す図、第２図
（ｂ）は第２図（、）のエツジ検出回路を用いて構成し
た８方向のエツジを検出する回路の一構成例を示す図、
第３図は第１図の位置ずれ検出回路の一構成例を示す図
、第４図は第１図の位置合せ回路の一構成例を示す図、
第５図は第１図の一致部消去回路の一構成例を示す図、
第６図は第１図の勾配比較回路の詳細なブロック図、第
７図は第１図の勾配比較回路の一構成例を示す図、第８
図（α）は３画素×３画素の検出ウィンドを示す図、第
８図（ｂ）は２画素の差から成る勾配テーブルを丞す図
、第８図（１）は３画素を用いて２次微分を成分とする
勾配テーブルを示す図、第８図（ｄ）は２画素間を補間
した値を検出ウィンドとする補間を示す図、第８図（＃
）はサンプリングの相違により１画素未満の誤差が生じ
ることを示す図、第９図（、）は第８図（ｄ）の補間勾
配を用いない第６図の勾配検出回路の一構成例を示す図
、第９図（ｂ）は第８図（４）の補間勾配を用いる第６
図の勾配検出回路の一構成例を示す図、第１０図は異な
る閾値で２値化をして不一致領域を得るための第５図の
一部分を示す図、第１１図は第１θ図に対応する他の構
成例を示す図、第１２図は多層パターンの比較平原の１
例を示す図でありて、（α）は比較の一方の対象である
検出パターンｆ２を示す図、（ｂ）は比較の他方の対象
である検出パターンハを示す図、（１）は第１図の位置
合せ回路により第１層のパターン相互の位置合せが行わ
れた結果を示す図、（ｄ）は（α）の一致した領域を消
去した結果を示す図、（１）は説明の便宜のため描かれ
た（ｂ）と同じパターンを示す図、＜ｔ＞は第２層のパ
ターンである（ｄ）と（１）の位置合せを行った結果を
示す図、第１３図は多層パターンの比較手順の１例を多
値信号波形を用いて示す図であって、（ａ）は比較の一
方の対象である検出パターンの信号波形ｆ、を示す図、
＜ｂ＞は比較の他方の対象である検出パターンの信号波
形！、を示す図、（Ｃ）は第１層パターンの位置合せを
行った結果を示す図、（ｄ）は第１層パターンの一致部
を消去した結果を示す図、第１４図は多層パターンの比
較手順の１例を多値信号波形を用いて示す図であって、
（ａ）は第１３図（ｄ）と同様、第１層パターンの一致
部を消去した結果を示す図、（ｂ）は第１３図（Ａ）と
同様、比較の他方の対象である検出パターンの信号波形
、ｑｓを示す図、（Ｃ）は第２層パターンの位置合せを
行った結果を示す図、（ｄ）はマスキング回路が不一致
をマスクするため欠陥のみを検出した結果を示す図、第
１５図はエツジ検出の手順の１例°を示す図であって、
（α）及び（ｄ）は各々、比較の一方及び他方の対象で
ある検出パターンの信号波形ｆ４及び！、を示す図、（
Ａ）及び（１）は各々、エツジ検出オペレータを適用し
た結果を示す図、（１）及び（１）は各々、２値化閾値
を用いて２値化した結果を示す図、第１６図はエツジ検
出オペレータが２次元的に適用されることを示す図、第
１７図は許容できる不一致パターンが第１図の勾配比較
回路によって処理される１例を示す図であって、侮）は
比較の対象である２つの多層パターンの位置合せを行っ
た結果を信号波形ｆｓ＊ｙｓで示す図、（Ａ）は第１図
の一致部消去回路で（α）の差の絶対値をとった結果を
示す図、（１）は（α）の信号波形ｆ、及びハ各々の傾
きを示す図、第１８図は許容できない不一致パターンが
第１図の勾配比較回路によって処理される１例を示す図
であって、（α）は比較の対象である２つの多層パター
ンの位置合せを行った結果を信号波形ｆｓ＊ｙｍで示す
図、（Ａ）は第１図の一致部消去回路で（α）の差の絶
対値をとった結果を示す図、（Ｃ）は（α）の信号波形
ｆ、及び！！、各々の傾きを示す図、第１９図は第１図
の勾配比較回路によってパターンの凹凸。 線幅の違いが許容できることを示す図であって、（α）
は比較の対象である２つのパターンの平面図、（Ａ）は
１画素の位置合せ誤差が生じている場合を信号波形ｆｓ
ｅ！１ａで示す図、（１）は２画素の位置合せ誤差が生
じている場合を信号波形ｆａ＊ｙａで示す図、（ｄ）は
３画素の位置合せ誤差が生じている場合を信号波形ｆｏ
ｒｇｅで示す図、第加図は２つのイメージセンサを用い
て比較を行う装置の概略を示す図、第２１図はアライメ
ント誤差がある比較対象を従来技術で位置合せを行った
場合に欠陥の検出精度が低下することを示す図であって
、（α）は比較の一方の対象である多層パターンｆ１の
平面図、（ｂ）は比較の他方の対象である多層パターン
！！１の平面図、（１）は第２層のパターンを相互に位
置合せした結果を示す図である。 ５・・・イメージセンサ、１１・・・Ａ／Ｄ変換器１４
・・・画像メモリー８・・・位置ずれ検出回路。 ２１・・・−敷部消去回路　　３０・・・勾配比較回路
。 第６図 し−− ｗＡ８図 も１０図 ｔｋｌ 第１１　図 第７２図 （λ）イ側出べ９−Ｊテ２（ｂ）検出バフ−４２−ｍ−
」 皐／ｊ図 第１４図 踊 第ｔＳ図 市！６図 ′Ｉ　　　　　　　　　ＩＩ ↓ ２値化−・ソ迦句−ソ も１７図 第１８図 弔１９　Ｕ 第２０記

Claims (1)

1. 【特許請求の範囲】 １、同一となるように形成された回路パターンであって
   該パターン面に垂直に複数層の重ね合せから成るものを
   、該パターン面に沿う２次元平面に複数個有する試料に
   ついて、２つの前記回路パターンの相互に対応する部分
   の画像信号を入力して、位置ずれ検出、位置合せ及び比
   較を行うことで前記回路パターンの欠陥を検出するパタ
   ーン欠陥検出装置において、 前記画像信号を変換して得られた多値のデジタル信号か
   ら前記パターンのエッジを検出して２値化した信号を入
   力し、位置ずれ量を出力する位置ずれ検出回路、及び、
   該デジタル信号を遅延させた後、該位置ずれ量に基づい
   て位置合せを行う回路を少くとも２組有するパターン欠
   陥検出装置。 ２、同一となるように形成された回路パターンを複数有
   する試料について、２つの前記回路パターンの相互に対
   応する部分の画像信号を入力して、位置ずれ検出、位置
   合せ及び比較を行うことで前記回路パターンの欠陥を検
   出するパターン欠陥検出装置において、 前記画像信号を変換して得られた多値のデジタル信号か
   ら前記パターンのエッジを検出して２値化する回路であ
   って、該デジタル信号に該エッジを顕在化させる演算子
   を作用させる回路構成を採るエッジ検出回路を有するパ
   ターン欠陥検出装置。 ３、同一となるように形成された回路パターンを複数有
   する試料について、２つの前記回路パターンの相互に対
   応する部分の画像信号を入力して、位置ずれ検出、位置
   合せ及び比較を行うことで前記回路パターンの欠陥を検
   出するパターン欠陥検出装置において、 前記画像信号を変換して得られた多値のデジタル信号を
   遅延させて位置合せを行った後、前記２つの回路パター
   ンの相互に対応する画素の差の絶対値を採り、該絶対値
   を比較する領域で論理和を採った後、２値化する回路を
   有するパターン欠陥検出装置。 ４、同一となるように形成された回路パターンを複数有
   する試料について、２つの前記回路パターンの相互に対
   応する部分の画像信号を入力して、位置ずれ検出、位置
   合せ及び比較を行うことで前記回路パターンの欠陥を検
   出するパターン欠陥検出装置において、 前記画像信号を変換して得られた多値のデジタル信号か
   ら検出された前記パターンのエッジを２値化した信号を
   入力し、位置ずれ量を出力する位置ずれ検出回路、 前記画像信号を変換して得られた多値のデジタル信号を
   遅延させた後、前記位置ずれ量に基づいて位置合せを行
   う回路、 前記位置合せ後の多値のデジタル信号と、該デジタル信
   号を２値化した信号とを入力し、前記２つの回路パター
   ンの相互に対応する画素の近傍を補間して比較する回路
   を有するパターン欠陥検出装置。 ５、同一となるように形成された回路パターンを複数有
   する試料について、２つの前記回路パターンの相互に対
   応する部分の画像信号を入力して、位置ずれ検出、位置
   合せ及び比較を行うことで前記回路パターンの欠陥を検
   出するパターン欠陥検出装置において、 前記画像信号を変換して得られた多値のデジタル信号か
   ら検出された前記パターンのエッジを２値化した信号を
   入力し、位置ずれ量を出力する位置ずれ検出回路、 前記画像信号を変換して得られた多値のデジタル信号を
   遅延させた後、前記位置ずれ量に基づいて位置合せを行
   う回路、 前記位置合せ後の多値のデジタル信号と、該デジタル信
   号を２値化した信号とを入力し、前記２つの回路パター
   ンの相互に対応する画素の近傍の勾配を比較する回路を
   有するパターン欠陥検出装置。