JPS61208262A - トランジスタ - Google Patents
トランジスタInfo
- Publication number
- JPS61208262A JPS61208262A JP4977485A JP4977485A JPS61208262A JP S61208262 A JPS61208262 A JP S61208262A JP 4977485 A JP4977485 A JP 4977485A JP 4977485 A JP4977485 A JP 4977485A JP S61208262 A JPS61208262 A JP S61208262A
- Authority
- JP
- Japan
- Prior art keywords
- base
- region
- emitter
- impurity concentration
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000012535 impurity Substances 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 239000004065 semiconductor Substances 0.000 claims abstract description 5
- 230000000087 stabilizing effect Effects 0.000 claims abstract description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 3
- 229910052796 boron Inorganic materials 0.000 abstract description 3
- 238000005468 ion implantation Methods 0.000 abstract description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 3
- 239000011248 coating agent Substances 0.000 abstract 2
- 238000000576 coating method Methods 0.000 abstract 2
- 238000007493 shaping process Methods 0.000 abstract 1
- 230000015556 catabolic process Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 239000008188 pellet Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
- H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（（）産業上の利用分野
本発明はトランジスタ、特にエミッタベース接合上Ｖ□
。を大巾に向上したトランジスタに関する。
。を大巾に向上したトランジスタに関する。
（ロ）従来の技術
従来より製造されているＮＰＮ）ランジスタではｖ、、
。はＩＯＶ以下のものがほとんどである。
。はＩＯＶ以下のものがほとんどである。
高い■３．。を有するトランジスタとしては第４図に示
すＬ Ｅ Ｃ（Ｌｏｗ Ｅｍｉｔｔｅｒ Ｃｏｎｃｅｎ
ｔｒａｔｉ−ｏｎ）構造のものがすでに製品化されてい
る。例えば２ＳＣ１６３６，２ＳＣ２８７８がこれに該
当するＯ ８５図に於いて、ａυはＮ＋型の半導体基板、α２はＮ
型の第１エピタキシャル層、（Ｉ３はＮ型の第２エピタ
キシャル層、（１４）はＰ＋型のベース領域となる埋め
込み層、αりはＰ＋型のベースコンタクト領域、αｅは
Ｎ 型のエミッタコンタクト領域、住ηは第２エピタキ
シャル層ａ９表面を被覆する酸化膜、（１８（ＩＩｍは
コレクタ電極、ベース電極およびエミッタ電極である。
すＬ Ｅ Ｃ（Ｌｏｗ Ｅｍｉｔｔｅｒ Ｃｏｎｃｅｎ
ｔｒａｔｉ−ｏｎ）構造のものがすでに製品化されてい
る。例えば２ＳＣ１６３６，２ＳＣ２８７８がこれに該
当するＯ ８５図に於いて、ａυはＮ＋型の半導体基板、α２はＮ
型の第１エピタキシャル層、（Ｉ３はＮ型の第２エピタ
キシャル層、（１４）はＰ＋型のベース領域となる埋め
込み層、αりはＰ＋型のベースコンタクト領域、αｅは
Ｎ 型のエミッタコンタクト領域、住ηは第２エピタキ
シャル層ａ９表面を被覆する酸化膜、（１８（ＩＩｍは
コレクタ電極、ベース電極およびエミッタ電極である。
斯るＬＥＣ構造のトランジスタは埋め込み層Ｉおよびベ
ースコンタクト領域α９で囲まれた第２エピタキシャル
層峙を低不純物濃度のエミッタ領域１２１）として用い
るので、■１．。が２５Ｖという高いＶ□。を有するト
ランジスタが得られる。第６図はこのＬＥＣ構造のトラ
ンジスタの不純物プロファイルを示し、ベース領域α４
を高不純物濃度に設定するとともにエミッタ領域を低不
純物濃度に設定している。
ースコンタクト領域α９で囲まれた第２エピタキシャル
層峙を低不純物濃度のエミッタ領域１２１）として用い
るので、■１．。が２５Ｖという高いＶ□。を有するト
ランジスタが得られる。第６図はこのＬＥＣ構造のトラ
ンジスタの不純物プロファイルを示し、ベース領域α４
を高不純物濃度に設定するとともにエミッタ領域を低不
純物濃度に設定している。
（ハ）発明が解決しようとする問題点
しかしながら斯るＬＥＣ構造のトランジスタではベース
コンタクト領域α９を第２エピタキシャル層（１３を貫
通して設けるので横方向の拡散中が大きくなり、ベース
コンタクト領域ａ９の外周で区画されるベース面積ＡＩ
に比べて実質エミッタ領域となる第２エピタキシャル層
α四の外周で区画されるエミッタ面積大、の割合をあま
り大きくできないので、コレクタ容量Ｃｏｂが大きい割
にはコレクタ電流を増大できない欠点があった。
コンタクト領域α９を第２エピタキシャル層（１３を貫
通して設けるので横方向の拡散中が大きくなり、ベース
コンタクト領域ａ９の外周で区画されるベース面積ＡＩ
に比べて実質エミッタ領域となる第２エピタキシャル層
α四の外周で区画されるエミッタ面積大、の割合をあま
り大きくできないので、コレクタ容量Ｃｏｂが大きい割
にはコレクタ電流を増大できない欠点があった。
またエミッタ面積Ａ３を増大するには必然的にベース面
積大、を増加させなくてはならず、従来の低いＶ□。の
ＮＰＮ）ランジスタに比べてペレットサイズが大きくな
る欠点があった。
積大、を増加させなくてはならず、従来の低いＶ□。の
ＮＰＮ）ランジスタに比べてペレットサイズが大きくな
る欠点があった。
に）問題点を解決するための手段
本発明は断点に鑑みてなされ、ベース領域（４）を低不
純物濃度に設定することによりｖＮＭＱ の高いトラン
ジスタを実現するものである。
純物濃度に設定することによりｖＮＭＱ の高いトラン
ジスタを実現するものである。
（ホ）作用
本発明ではベース領域（４）の不純物濃度を低く設定し
、エミッタベース接合の逆耐圧を上昇させて２５Ｖ以上
の高いｖ８．。を得ている。
、エミッタベース接合の逆耐圧を上昇させて２５Ｖ以上
の高いｖ８．。を得ている。
（へ）実施例
本発明に依るトランジスタの断面図を第１図に示す。第
１図に於いて、（１）はＮ＋型の半導体基板、（２）は
Ｎ型のエピタキシャル層、（３）はベースコンタクト領
域、（４）は低不純物濃度のベース領域、（５）はＮ＋
型のエミッタ領域、（６）はエピタキシャル層（２）表
面を被覆する酸化膜、（刀は少くともエミッタベース接
合上の酸化膜（６）を被覆するシリコン窒化膜より成る
安定化膜、（８）（９）ａωは半導体基板（１）ベース
コンタクト領域（３）およびエミッタ領域（５）に夫々
オーミック接触したコレクタ電極、ベース電極およびエ
ミッタ電極である。
１図に於いて、（１）はＮ＋型の半導体基板、（２）は
Ｎ型のエピタキシャル層、（３）はベースコンタクト領
域、（４）は低不純物濃度のベース領域、（５）はＮ＋
型のエミッタ領域、（６）はエピタキシャル層（２）表
面を被覆する酸化膜、（刀は少くともエミッタベース接
合上の酸化膜（６）を被覆するシリコン窒化膜より成る
安定化膜、（８）（９）ａωは半導体基板（１）ベース
コンタクト領域（３）およびエミッタ領域（５）に夫々
オーミック接触したコレクタ電極、ベース電極およびエ
ミッタ電極である。
本発明の特徴はベース領域（４）にある。ベース領域（
４）はボロンのイオン注入により形成され、第２図ノ不
純物プロファイルから明らかな様にその表面不純物濃度
は８Ｘ１０ α とコレクタとし【働くエピタキシャ
ル層（２）の不純物濃度４ Ｘ １０”ｃＷＬ−２と略
同程度に設定されている。このためエミッタベース接合
の逆耐圧はベース領域（４）へ空乏層が拡がり易くなる
のでＶ□。は２５Ｖ以上にできる。なおり１．。は第３
図から明らかな様にベース領域（４）へのイオン注入量
と一定の関係を有し、イオン注入量が減少するとＶ□。
４）はボロンのイオン注入により形成され、第２図ノ不
純物プロファイルから明らかな様にその表面不純物濃度
は８Ｘ１０ α とコレクタとし【働くエピタキシャ
ル層（２）の不純物濃度４ Ｘ １０”ｃＷＬ−２と略
同程度に設定されている。このためエミッタベース接合
の逆耐圧はベース領域（４）へ空乏層が拡がり易くなる
のでＶ□。は２５Ｖ以上にできる。なおり１．。は第３
図から明らかな様にベース領域（４）へのイオン注入量
と一定の関係を有し、イオン注入量が減少するとＶ□。
が上昇する。本実施例ではイオン注入を加速電圧５０Ｋ
ｅＶでドー＋！ −冨 、（量４．８Ｘ１０ ａｎ Ｋ設定シ、Ｖｍ＊ｏ ヲ
３２ Ｖとしている。
ｅＶでドー＋！ −冨 、（量４．８Ｘ１０ ａｎ Ｋ設定シ、Ｖｍ＊ｏ ヲ
３２ Ｖとしている。
しかしながらベース領域（４）を単に低不純物濃度とす
ると、ベース領域（４）表面での反転が発生し易くなり
ＶＣＩ。耐圧特性がソフトとなり、コレクタ遮断電流Ｉ
ｅｍ。、エミッタ遮断電流工□。が増大しｈａｍが低下
する欠点が生ずる。本発明ではこの弊害を除去するため
にベース領域（４）の周端に重畳して高不純物濃度のベ
ースコンタクト領域（３）を設け、ベースコレクタ接合
の表面端部での反転な防止して■。。耐圧特性のラフト
化とＩ ｅｌｏ増大を抑制している。またエミッタベー
ス接合の表面端部での反転を防止するためエミッタベー
ス接合の酸化膜ｉ６）上はシリコン窒化膜（７）で被覆
する。シリコン窒化膜（７）は高温（７００℃）で減圧
ＣＶＤ法により形成されるグレンサイズの小さい緻密な
ものが用いられ、エミッタ領域（５）の拡散工程前より
酸化膜（６）を′被覆して拡散工程時および完成後に酸
化膜（６）への不純物の進入を防止して酸化膜（６）を
安定に保っている。
ると、ベース領域（４）表面での反転が発生し易くなり
ＶＣＩ。耐圧特性がソフトとなり、コレクタ遮断電流Ｉ
ｅｍ。、エミッタ遮断電流工□。が増大しｈａｍが低下
する欠点が生ずる。本発明ではこの弊害を除去するため
にベース領域（４）の周端に重畳して高不純物濃度のベ
ースコンタクト領域（３）を設け、ベースコレクタ接合
の表面端部での反転な防止して■。。耐圧特性のラフト
化とＩ ｅｌｏ増大を抑制している。またエミッタベー
ス接合の表面端部での反転を防止するためエミッタベー
ス接合の酸化膜ｉ６）上はシリコン窒化膜（７）で被覆
する。シリコン窒化膜（７）は高温（７００℃）で減圧
ＣＶＤ法により形成されるグレンサイズの小さい緻密な
ものが用いられ、エミッタ領域（５）の拡散工程前より
酸化膜（６）を′被覆して拡散工程時および完成後に酸
化膜（６）への不純物の進入を防止して酸化膜（６）を
安定に保っている。
斯上した本発明のトランジスタではベース領域（４）を
低不純物濃度にすることで高いＶ□。を実現している。
低不純物濃度にすることで高いＶ□。を実現している。
本発明のトランジスタでは第４図から明らかな様に、同
一ペレットサイズの従来のＬＥＣ構造のトランジスタに
比較してベース面積（Ａ、）とエミッタ面積（Ａ、）の
比を約２倍以上にでき、エミッタ領域（５Ｊを大巾に増
大できるので、最大コレクタ電流を約１０倍以上に向上
できる。また本発明のトランジスタではエピタキシャル
層（２）の厚みを従来のＬＥＣ構造のトランジスタの第
１および第２エピタキシャル層圓０の淳み約２０μｍよ
り半分程度に薄く形成でき、ベース領域（４）の不純物
濃度も低いので、逆βを高く設定でき逆トランジスタの
特性を向上できる。従ってミューティング回路等に用い
る場合に要求される逆トランジスタ特性も十分に満足で
きる。
一ペレットサイズの従来のＬＥＣ構造のトランジスタに
比較してベース面積（Ａ、）とエミッタ面積（Ａ、）の
比を約２倍以上にでき、エミッタ領域（５Ｊを大巾に増
大できるので、最大コレクタ電流を約１０倍以上に向上
できる。また本発明のトランジスタではエピタキシャル
層（２）の厚みを従来のＬＥＣ構造のトランジスタの第
１および第２エピタキシャル層圓０の淳み約２０μｍよ
り半分程度に薄く形成でき、ベース領域（４）の不純物
濃度も低いので、逆βを高く設定でき逆トランジスタの
特性を向上できる。従ってミューティング回路等に用い
る場合に要求される逆トランジスタ特性も十分に満足で
きる。
（ト）発明の効果
本発明に依ればベース領域（４）の不純物濃度を低く設
定するので容易に高いｖｌ、。を有するトランジスタを
得ることができる利点を有する。
定するので容易に高いｖｌ、。を有するトランジスタを
得ることができる利点を有する。
また本発明ではベース面積に対してエミッタ面積を大き
く形成できるので、小さいペレットサイズで大きい最大
コレクタ電流を実現できる。
く形成できるので、小さいペレットサイズで大きい最大
コレクタ電流を実現できる。
更に本発明ではベース領域（４）を低不純物濃度に形成
し且つコレクク領域として働くエピタキシャル層（２）
を薄く形成しているので、逆トランジスタ特性を大巾に
改善でき、ミー−ティング回路等への利用も可能となる
。
し且つコレクク領域として働くエピタキシャル層（２）
を薄く形成しているので、逆トランジスタ特性を大巾に
改善でき、ミー−ティング回路等への利用も可能となる
。
第１図は本発明に依るトランジスタを説明する断面図、
第２図は本発明のトランジスタの不純物プロファイルを
説明する特性図、第３図は本発明に於けるボロン注入量
とＶ□。どの相関を説明する特性図、第４図は本発明と
従来のトランジスタの特性を比較する図、第５図は従来
のトランジスタを説明する断面図、第６図は従来のトラ
ンジスタの不純物プロファイルを説明する特性図である
。 主な図番の説明 （１）は半導体基板、（２）はエピタキシャル層、（３
）はベースコンタクト領域、（４）はベース領域、（５
）はエミッタ領域、（力は安定化膜である。 出願人 三洋電機株式会社 外１名 代理人 弁理士 佐 野 静 夫 第２図 ６ ４ 五二（μｍ） ｖＥ日。（■） ω 第５図 第６図 返ご
第２図は本発明のトランジスタの不純物プロファイルを
説明する特性図、第３図は本発明に於けるボロン注入量
とＶ□。どの相関を説明する特性図、第４図は本発明と
従来のトランジスタの特性を比較する図、第５図は従来
のトランジスタを説明する断面図、第６図は従来のトラ
ンジスタの不純物プロファイルを説明する特性図である
。 主な図番の説明 （１）は半導体基板、（２）はエピタキシャル層、（３
）はベースコンタクト領域、（４）はベース領域、（５
）はエミッタ領域、（力は安定化膜である。 出願人 三洋電機株式会社 外１名 代理人 弁理士 佐 野 静 夫 第２図 ６ ４ 五二（μｍ） ｖＥ日。（■） ω 第５図 第６図 返ご
Claims (1)
- （１）一導電型で高不純物濃度の半導体基板と該基板表
面に設けた実質的にコレクタとして働く一導電型のエピ
タキシャル層と該エピタキシャル層表面に設けた逆導電
型で低不純物濃度のベース領域と少くとも前記ベース領
域端部に重畳した逆導電型で高不純物濃度のベースコン
タクト領域と前記ベース領域表面に設けた一導電型のエ
ミッタ領域と前記エピタキシャル層表面を被覆する絶縁
膜と少くともエミッタベース接合上の前記絶縁膜上に付
着された安定化膜とを具備することを特徴とするトラン
ジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4977485A JPS61208262A (ja) | 1985-03-13 | 1985-03-13 | トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4977485A JPS61208262A (ja) | 1985-03-13 | 1985-03-13 | トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61208262A true JPS61208262A (ja) | 1986-09-16 |
Family
ID=12840515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4977485A Pending JPS61208262A (ja) | 1985-03-13 | 1985-03-13 | トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61208262A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5534462A (en) * | 1978-08-31 | 1980-03-11 | Matsushita Electric Ind Co Ltd | Method and apparatus for semiconductor |
| JPS58206158A (ja) * | 1982-05-27 | 1983-12-01 | Toshiba Corp | 半導体装置の製造方法 |
-
1985
- 1985-03-13 JP JP4977485A patent/JPS61208262A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5534462A (en) * | 1978-08-31 | 1980-03-11 | Matsushita Electric Ind Co Ltd | Method and apparatus for semiconductor |
| JPS58206158A (ja) * | 1982-05-27 | 1983-12-01 | Toshiba Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3727827B2 (ja) | 半導体装置 | |
| JP2673943B2 (ja) | Ｐ型領域に低抵抗オーム接点を形成する方法 | |
| US3233305A (en) | Switching transistors with controlled emitter-base breakdown | |
| US4549193A (en) | Field effect transistor device utilizing critical buried channel connecting source and drain | |
| US4881115A (en) | Bipolar semiconductor device having a conductive recombination layer | |
| JPS61208262A (ja) | トランジスタ | |
| JPH05183164A (ja) | 半導体素子 | |
| JPH0758785B2 (ja) | 縦型電界効果トランジスタの製造方法 | |
| JPH0195552A (ja) | モノリシック集積半導体装置の製造方法 | |
| US4066484A (en) | Method of manufacture of a gold diffused thyristor | |
| JPS61161761A (ja) | 半導体装置 | |
| JPH03169081A (ja) | 半導体装置 | |
| JPH01259554A (ja) | バイポーラ・ｍｏｓ混載半導体装置の製造方法 | |
| JPS6348865A (ja) | 半導体装置 | |
| JPS63164356A (ja) | 半導体集積回路の製造方法 | |
| JPH06101450B2 (ja) | 半導体装置の製造方法 | |
| JPH01187868A (ja) | 半導体装置 | |
| JPS5843911B2 (ja) | ハンドウタイソウチ ノ セイゾウホウ | |
| JPH01175256A (ja) | ヘテロ構造バイポーラ・トランジスタおよびその製造方法 | |
| JPH0350743A (ja) | 半導体装置 | |
| JPH02312243A (ja) | 半導体装置 | |
| JPS58212175A (ja) | 半導体装置の製造方法 | |
| JPS61208263A (ja) | トランジスタの製造方法 | |
| JPS5854509B2 (ja) | 半導体装置の製造方法 | |
| GB1151517A (en) | Asymmetrical Triggering Diode |