JPS5854509B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5854509B2 JPS5854509B2 JP52078040A JP7804077A JPS5854509B2 JP S5854509 B2 JPS5854509 B2 JP S5854509B2 JP 52078040 A JP52078040 A JP 52078040A JP 7804077 A JP7804077 A JP 7804077A JP S5854509 B2 JPS5854509 B2 JP S5854509B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductivity type
- impurity concentration
- bipolar transistor
- type layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
- H01L27/0229—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
- H01L27/0233—Integrated injection logic structures [I2L]
- H01L27/0244—I2L structures integrated in combination with analog structures
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
- Logic Circuits (AREA)
Description
【発明の詳細な説明】
この発明はＩ ２Ｌ （Ｉｎｔｅｇｒａｔｅｄ Ｉｎｊ
ｅｃｔｉｏｎＬｏｇｉｃ）と通常のバイポーラトランジ
スタとを一枚の半導体基板に集積してなる半導体装置の
製造方法に関する。
ｅｃｔｉｏｎＬｏｇｉｃ）と通常のバイポーラトランジ
スタとを一枚の半導体基板に集積してなる半導体装置の
製造方法に関する。
Ｉ２Ｌはインバータ用トランジスタとこのトランジスタ
のベースに電荷を注入するこれと相補型のインジェクタ
用トランジスタとからなる基本論理素子である。
のベースに電荷を注入するこれと相補型のインジェクタ
用トランジスタとからなる基本論理素子である。
インバータ用トランジスタとしては通常のバイポーラト
ランジスタとは工□ツタ、コレクタが逆になったいわゆ
る逆構造パーティカルトランジスタが用いられる。
ランジスタとは工□ツタ、コレクタが逆になったいわゆ
る逆構造パーティカルトランジスタが用いられる。
また、インジェクタ用トランジスタとしては、インバー
タ用トランジスタのベースをコレクタ、エミッタをベー
スとしたラテラルトランジスタが一般に用いられる。
タ用トランジスタのベースをコレクタ、エミッタをベー
スとしたラテラルトランジスタが一般に用いられる。
このようなＩ２Ｌを通常のバイポーラトランジスタと共
に一枚の半導体基板に集積することができることは従来
より知られている（例えば、Ｐｈ１ｌｉｐｓ Ｔｅｃｈ
ｎｉｃａｌ ＲｅｖｉｅｗＶｏｌ 、 ３３ Ｐ、
８４ ｙ１９７３）。
に一枚の半導体基板に集積することができることは従来
より知られている（例えば、Ｐｈ１ｌｉｐｓ Ｔｅｃｈ
ｎｉｃａｌ ＲｅｖｉｅｗＶｏｌ 、 ３３ Ｐ、
８４ ｙ１９７３）。
こＣ場合、従来のものでは、例えばＰ型基板上にエピタ
キシャル成長させたｎ型層が、Ｉ２Ｌ部ではインバータ
用トランジスタのエミッタ領域となり、バイポーラトラ
ンジスタではコレクタ領域と女るように構成される。
キシャル成長させたｎ型層が、Ｉ２Ｌ部ではインバータ
用トランジスタのエミッタ領域となり、バイポーラトラ
ンジスタではコレクタ領域と女るように構成される。
インバータ用トランジスタのエミッタ領域としては不純
物濃度ができるだけ高い方がよく、一方バイポーラトラ
ンジスタのコレクタ領域としては耐圧の関係から不純物
濃度が低い方がよいから、上記ｎ型層としてはＩ２Ｌ部
とバイポーラトランジスタ部とで相矛盾した不純物濃度
が要求されることになる。
物濃度ができるだけ高い方がよく、一方バイポーラトラ
ンジスタのコレクタ領域としては耐圧の関係から不純物
濃度が低い方がよいから、上記ｎ型層としてはＩ２Ｌ部
とバイポーラトランジスタ部とで相矛盾した不純物濃度
が要求されることになる。
また、上記ｎ型層の厚みについても、ＩｚＬ部では薄い
程よく、バイポーラトランジスタ部ではやはり耐圧の関
係から厚い方がよい。
程よく、バイポーラトランジスタ部ではやはり耐圧の関
係から厚い方がよい。
以上のようなわけで、上記ｎ型層の不純物濃度と厚みは
ある適当な妥協値を選ばねばならないのであるが、実際
に得られる特性は、Ｉ２Ｌの動作速度が約２ｏｎ８ｅｃ
／ゲ−ト、バイポーラトランジスタの耐圧がＩＯＶ以下
と女り、実用上支障をきたすことが多い。
ある適当な妥協値を選ばねばならないのであるが、実際
に得られる特性は、Ｉ２Ｌの動作速度が約２ｏｎ８ｅｃ
／ゲ−ト、バイポーラトランジスタの耐圧がＩＯＶ以下
と女り、実用上支障をきたすことが多い。
この発明は上記した点に鑑みてなされたもので、高速動
作可能なＩ２Ｌと高耐圧のバイポーラトランジスタとを
集積した半導体装置を簡単な工程で優れた共存特性を持
たせて製造する方法を提供するものである。
作可能なＩ２Ｌと高耐圧のバイポーラトランジスタとを
集積した半導体装置を簡単な工程で優れた共存特性を持
たせて製造する方法を提供するものである。
この発明では、第１導電型半導体基板に各素子領域に高
不純物濃度の第２導電型埋込み層を設けて低不純物濃度
の第２導電型層をエピタキシャル成長させたウェハを用
いる。
不純物濃度の第２導電型埋込み層を設けて低不純物濃度
の第２導電型層をエピタキシャル成長させたウェハを用
いる。
このウェハのＩ２Ｌ２Ｌ領域に高不純物濃度の第２導電
型層を形成し、その不純物を素子分離用の第１導電型層
を熱拡散する工程で同時に深く再拡散させる。
型層を形成し、その不純物を素子分離用の第１導電型層
を熱拡散する工程で同時に深く再拡散させる。
これにより、Ｉ２Ｌ領域には通常のバイポーラトランジ
スタ領域より不純物濃度が高く、かつ表面から埋込み層
に達するまで平坦な不純物濃度分布をもつ第２導電型層
を得る。
スタ領域より不純物濃度が高く、かつ表面から埋込み層
に達するまで平坦な不純物濃度分布をもつ第２導電型層
を得る。
この後、■２Ｌ領域にインジェクタ層とベース層となる
第１導電型層を、また通常のバイポーラトランジスタ領
域にベース層とｉる第１導電型層を形成する。
第１導電型層を、また通常のバイポーラトランジスタ領
域にベース層とｉる第１導電型層を形成する。
この際、Ｉ２Ｌのインバータ用トランジスタはダブルベ
ース構造とするため、内部ベースとなる比較的低不純物
濃度の第１導電型層を単独に形成し、外部ベース層とイ
ンジェクタ層釦よび通常のバイポーラトランジスタのベ
ース層となる第１導電型層は同時に拡散形成する。
ース構造とするため、内部ベースとなる比較的低不純物
濃度の第１導電型層を単独に形成し、外部ベース層とイ
ンジェクタ層釦よび通常のバイポーラトランジスタのベ
ース層となる第１導電型層は同時に拡散形成する。
最後に■２Ｌのコレクタ層釦よび通常のバイポーラトラ
ンジスタのエミツタ層となる第２導電層を同時に拡散形
成する。
ンジスタのエミツタ層となる第２導電層を同時に拡散形
成する。
以下に図面を参照してこの発明の詳細な説明する。
第１図ａ ＝ ｆは一実施例の製造工程を示している。
まず、比抵抗２０〜５０Ω−ｃｍのＰ−８ｉ基板１を用
い、Ｉ２Ｌ部とバイポーラトランジスタを作るべき部分
にＳｂ （またはＡｓ）を高濃度に拡散したｎ＋十面層
２□２□を設けた後、全面に比抵抗２〜１０Ω−ｃｒｒ
Ｌ、厚み７〜ｌＯμｍのｎ層３をエピタキシャル成長さ
せる（ａ）。
い、Ｉ２Ｌ部とバイポーラトランジスタを作るべき部分
にＳｂ （またはＡｓ）を高濃度に拡散したｎ＋十面層
２□２□を設けた後、全面に比抵抗２〜１０Ω−ｃｒｒ
Ｌ、厚み７〜ｌＯμｍのｎ層３をエピタキシャル成長さ
せる（ａ）。
次に、Ｉ２Ｌを作るべき部分に選択的にＰイオンを打込
んでｎ面層４を形成する（ｂ）。
んでｎ面層４を形成する（ｂ）。
この場合、Ｐイオンのドーズ量を約Ｉ Ｘ １０１３／
ｃ４加速電圧を７０ＫｅＶとする。
ｃ４加速電圧を７０ＫｅＶとする。
次いで、ＣＶＤ法により約５ｏｏｏＸの５ｉ０２膜（図
示せず）をつけ、素子分離のためのパターニングをして
、１２００℃、２時間程度でボロン拡散を行い、Ｐ−８
ｉ基板１に達するＰ面層５を形成する（ｃ）。
示せず）をつけ、素子分離のためのパターニングをして
、１２００℃、２時間程度でボロン拡散を行い、Ｐ−８
ｉ基板１に達するＰ面層５を形成する（ｃ）。
このボロン拡散工程で、埋込まれたｎ＋十面層２□２２
のｓｂが上下にしみ出す。
のｓｂが上下にしみ出す。
また、Ｉ２Ｌ部ではｎ面層４のＰがしみ出すため、ｎ＋
十面層２□らのｓｂのしみ出しと相俟って、第２図に示
すような不純物濃度分布が得られる。
十面層２□らのｓｂのしみ出しと相俟って、第２図に示
すような不純物濃度分布が得られる。
即ち、ＩｚＬ部のインバータ用トランジスタのエミッタ
領域となる部分は、バイポーラトランジスタのコレクタ
領域となるｎ層３よりも不純物濃度が高く、シかもほぼ
平坦な濃度分布になる。
領域となる部分は、バイポーラトランジスタのコレクタ
領域となるｎ層３よりも不純物濃度が高く、シかもほぼ
平坦な濃度分布になる。
この場合、平坦部の比抵抗は、Ｐイオンの打込み量で極
めて再現性よく制御され、Ｉ２Ｌ部のインバータ用トラ
ンジスタのエミッタ領域として好ましい値、０．３０−
ｃｍ程度とすることができる。
めて再現性よく制御され、Ｉ２Ｌ部のインバータ用トラ
ンジスタのエミッタ領域として好ましい値、０．３０−
ｃｍ程度とすることができる。
この後、■２Ｌ部ではアース取出し用となり、バイポー
ラトランジスタ側ではコレクタ取出し用となるｎ面層６
□、６□をそれぞれ拡散形成し、更にＩ２Ｌ部にのみイ
ンバータ用トランジスタのベース領域となるＰ一層７を
拡散形成する（ｄ）。
ラトランジスタ側ではコレクタ取出し用となるｎ面層６
□、６□をそれぞれ拡散形成し、更にＩ２Ｌ部にのみイ
ンバータ用トランジスタのベース領域となるＰ一層７を
拡散形成する（ｄ）。
続いて、Ｉ２Ｌ部にはインジェクタ用トランジスタのエ
ミッタ領域となる４層８１、ベース領域となるＰ一層７
の周辺の信号入力端領域を低抵抗とする４層８□を拡散
形成し、同時にバイポーラトランジスタのベース領域と
なる４層８３を拡散形成する（ｅ）。
ミッタ領域となる４層８１、ベース領域となるＰ一層７
の周辺の信号入力端領域を低抵抗とする４層８□を拡散
形成し、同時にバイポーラトランジスタのベース領域と
なる４層８３を拡散形成する（ｅ）。
そして、最後にＩ２Ｌの出力端領域、即ちインバータ用
トランジスタのコレクタ領域となるｎ＋十面層□、バイ
ポーラトランジスタのエミッタ領域となるｎ＋十面層２
を同時に拡散形成した後、電極金属をつけて完成する（
ｆ）。
トランジスタのコレクタ領域となるｎ＋十面層□、バイ
ポーラトランジスタのエミッタ領域となるｎ＋十面層２
を同時に拡散形成した後、電極金属をつけて完成する（
ｆ）。
このようにして得られた装置では、Ｉ２Ｌが比抵抗約０
．３Ω−ｃｍの所に作られ、バイポーラトランジスタが
比抵抗２〜１０Ω−ｃｍの所に作られたことになり、Ｉ
２Ｌの高速動作とバイポーラトランジスタの高耐圧性が
両立する。
．３Ω−ｃｍの所に作られ、バイポーラトランジスタが
比抵抗２〜１０Ω−ｃｍの所に作られたことになり、Ｉ
２Ｌの高速動作とバイポーラトランジスタの高耐圧性が
両立する。
実際、工２Ｌの動作速度として１０ ｎ５ｅｃ／ゲート
、バイポーラトランジスタの耐圧として２０Ｖなる値が
得られている。
、バイポーラトランジスタの耐圧として２０Ｖなる値が
得られている。
また、実施例で説明したように、■２Ｌ部１こＰをイオ
ン注入した後高温で充分にこれを内部に拡散させ、先に
埋込んだＳｂ（またはＡＳ）の上方への拡散と重ねて平
坦々不純物濃度分布を形成することが、工２Ｌの高速動
作を実現する上で重要なプロセスになっている。
ン注入した後高温で充分にこれを内部に拡散させ、先に
埋込んだＳｂ（またはＡＳ）の上方への拡散と重ねて平
坦々不純物濃度分布を形成することが、工２Ｌの高速動
作を実現する上で重要なプロセスになっている。
しかも上述した平坦な不純物濃度分布は、表面に形成し
た高不純物濃度層の不純物を素子分離層の熱拡散工程で
同時に再拡散させることで容易に実現することができる
。
た高不純物濃度層の不純物を素子分離層の熱拡散工程で
同時に再拡散させることで容易に実現することができる
。
これは例えば二回のエピタキシャル成長を利用して■２
Ｌ領域にのみ高不純物濃度層を形成する方法に比べて工
程的に簡単であり、コスト低減につながる。
Ｌ領域にのみ高不純物濃度層を形成する方法に比べて工
程的に簡単であり、コスト低減につながる。
またエピタキシャル成長を繰返すと結晶欠陥の発生確率
がそれだけ大きくなるが、本発明ではこのような問題が
なく、歩留り向上が図られる。
がそれだけ大きくなるが、本発明ではこのような問題が
なく、歩留り向上が図られる。
以上述べたように、この発明によれば、工２Ｌと通常の
バイポーラトランジスタとを、それぞれの好ましい特性
を損なうことなく一枚の半導体基板に集積した半導体装
置を、簡単な工程で歩留りよく、かつ安価に実現するこ
とができる。
バイポーラトランジスタとを、それぞれの好ましい特性
を損なうことなく一枚の半導体基板に集積した半導体装
置を、簡単な工程で歩留りよく、かつ安価に実現するこ
とができる。
第１図ａ −ｆはこの発明の一実施例の製造工程を示す
図、第２図は第１図Ｃの工程で得られるＩ２Ｌ部の不純
物濃度分布を示す図である。 １・・・Ｐ−８ｉ基板、２１ 、２２ ”・ｎ＋十面層
３・・・ｎ層、４・・・ｎ面層、５・・・Ｐ面層、６１
，６□・・・ｎ面層、７ ・Ｐ層層、８１ ｅ ８２
ｔ ８３ ・・・Ｐ層、９□、９□・・・ｎ＋十面層
図、第２図は第１図Ｃの工程で得られるＩ２Ｌ部の不純
物濃度分布を示す図である。 １・・・Ｐ−８ｉ基板、２１ 、２２ ”・ｎ＋十面層
３・・・ｎ層、４・・・ｎ面層、５・・・Ｐ面層、６１
，６□・・・ｎ面層、７ ・Ｐ層層、８１ ｅ ８２
ｔ ８３ ・・・Ｐ層、９□、９□・・・ｎ＋十面層
Claims (1)
- １ 工２Ｌと通常のバイポーラトランジスタを一枚の半
導体基板上に集積した半導体装置を製造する方法であっ
て、第１導電型半導体基板に各素子領域に高不純物濃度
の第２導電型埋込み層を設けて低不純物濃度の第２導電
型層をエピタキシャル成長させる工程と、このエピタキ
シャルウェハのＩ２Ｌ２Ｌ領域に高不純物濃度の第２導
電型層を形威し素子分離用第１導電型層を熱拡散する工
程でこの第２導電型層の不純物を表面から前記埋込み層
に達するまで平坦な不純物濃度分布となるように再分布
させる工程と、この後Ｉ２Ｌ領域にインバータ用トラン
ジスタの内部ベースとなる第１導電型層を拡散形成する
工程と、工２Ｌのインジェクタ層、前記インバータ用ト
ランジスタの外部ベース層および通常のバイポーラトラ
ンジスタのベース層となる第１導電型層を同時に拡散形
成する工程と、前記インバータ用トランジスタのコレク
タ層釦よび前記通常のバイポーラトランジスタのエミツ
タ層となる第２導電型層を同時に拡散形成する工程とを
備えたことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52078040A JPS5854509B2 (ja) | 1977-06-30 | 1977-06-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52078040A JPS5854509B2 (ja) | 1977-06-30 | 1977-06-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5412683A JPS5412683A (en) | 1979-01-30 |
| JPS5854509B2 true JPS5854509B2 (ja) | 1983-12-05 |
Family
ID=13650706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52078040A Expired JPS5854509B2 (ja) | 1977-06-30 | 1977-06-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5854509B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5748651U (ja) * | 1980-09-02 | 1982-03-18 |
-
1977
- 1977-06-30 JP JP52078040A patent/JPS5854509B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5412683A (en) | 1979-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6412104B2 (ja) | ||
| US4279671A (en) | Method for manufacturing a semiconductor device utilizing dopant predeposition and polycrystalline deposition | |
| JPS6322070B2 (ja) | ||
| US3725145A (en) | Method for manufacturing semiconductor devices | |
| JP3125112B2 (ja) | 高電流密度を有するバイポーラパワー素子とファストダイオードの集積構造ならびに関連する製造プロセス | |
| JPS5854509B2 (ja) | 半導体装置の製造方法 | |
| JPS5916414B2 (ja) | 半導体装置 | |
| JPS6143858B2 (ja) | ||
| GB1224802A (en) | Semiconductor device and a method of manufacturing the same | |
| JPS60123062A (ja) | 半導体集積回路の製造方法 | |
| JPH0654798B2 (ja) | 半導体集積回路装置の製造方法 | |
| EP0851487A1 (en) | Antimony-phosphor buried layer for a MOs FET or like semiconductor device, and method of fabrication | |
| CN112563324A (zh) | 一种高频双极晶体管制备方法 | |
| JPH01244660A (ja) | Ｂｉ−ＣＭＯＳ半導体装置の製造方法 | |
| JP2943280B2 (ja) | 半導体装置の製造方法 | |
| JPS6124828B2 (ja) | ||
| JPS63288055A (ja) | 半導体装置 | |
| JPS61136267A (ja) | バイポ−ラ半導体装置 | |
| JPS63164356A (ja) | 半導体集積回路の製造方法 | |
| JPS58212175A (ja) | 半導体装置の製造方法 | |
| JPS61208235A (ja) | 半導体装置の製造方法 | |
| JPH09223746A (ja) | 半導体装置 | |
| JPH05335329A (ja) | 半導体装置及びその製造方法 | |
| JPH0271558A (ja) | 半導体装置の製造方法 | |
| JPS6132460A (ja) | 半導体注入集積論理回路装置の製造方法 |