JPS6120348A - Ｌｓｉ集合体 - Google Patents
Ｌｓｉ集合体Info
- Publication number
- JPS6120348A JPS6120348A JP14114884A JP14114884A JPS6120348A JP S6120348 A JPS6120348 A JP S6120348A JP 14114884 A JP14114884 A JP 14114884A JP 14114884 A JP14114884 A JP 14114884A JP S6120348 A JPS6120348 A JP S6120348A
- Authority
- JP
- Japan
- Prior art keywords
- block
- lsi
- blocks
- defective
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002950 deficient Effects 0.000 claims abstract description 21
- 230000015654 memory Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 3
- 238000000926 separation method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、大規模ＬＳＩ、特にウエノ・スケールインテ
グレーション（以下、ＷＳＩと略す）の不良部分の補償
方法に係り、特に、不良ブロックをウェハ内の他の正常
なブロックから切り離すのに好適な、ブロック分離方法
に関する。
グレーション（以下、ＷＳＩと略す）の不良部分の補償
方法に係り、特に、不良ブロックをウェハ内の他の正常
なブロックから切り離すのに好適な、ブロック分離方法
に関する。
ＬＳＩ集合体（以下ＷＳＩと称す）ｉｌ−１，、同一ウ
ェハ又は同一チップ上にメモリ、プロセッサ等のＬＳＩ
チップ相当のＬＳＩブロック（以下単にブロックと称す
）を多数個配置し、それらを内部バスで接続し、ウェハ
又はチップ上に１つのシステムを構築するものである。
ェハ又は同一チップ上にメモリ、プロセッサ等のＬＳＩ
チップ相当のＬＳＩブロック（以下単にブロックと称す
）を多数個配置し、それらを内部バスで接続し、ウェハ
又はチップ上に１つのシステムを構築するものである。
このＷＳＩでは、各ブロックを複数個作成し、不良ブロ
ックが発生した場合には、それを切り離して、正常なブ
ロックに換える必要がある。１９８３年のＩＥＥＥ Ｃ
ＵＳＴＯＭＩＮＴＥＧＲＡＴＥＪ）ＣＵＩＲＣｕ ｉ
ｔ Ｃ０ＮＦ”ＥＲＥＮＣＥで発表された” Ａ Ｓ
ｉｎｇｌｅ Ｗａｆｅｒ １６−Ｐｏｉｎｔ１６−ＭＨ
ｚ ＦＦＴ Ｐｒｏｃｅｓｓｏｒ ” テは、不良
フ。
ックが発生した場合には、それを切り離して、正常なブ
ロックに換える必要がある。１９８３年のＩＥＥＥ Ｃ
ＵＳＴＯＭＩＮＴＥＧＲＡＴＥＪ）ＣＵＩＲＣｕ ｉ
ｔ Ｃ０ＮＦ”ＥＲＥＮＣＥで発表された” Ａ Ｓ
ｉｎｇｌｅ Ｗａｆｅｒ １６−Ｐｏｉｎｔ１６−ＭＨ
ｚ ＦＦＴ Ｐｒｏｃｅｓｓｏｒ ” テは、不良
フ。
ツクの配線をレーザ等で切断する方法が、示されている
が、切断片がウェハ面を傷つける等の問題がある。
が、切断片がウェハ面を傷つける等の問題がある。
本発明の目的は、ＷＳＩＫ於て不良ブロックを切り離す
手段として、配線の切断と言った物理的手段ではなく、
ゲートなどＫよる論理的な分離手段を提供することにあ
る。
手段として、配線の切断と言った物理的手段ではなく、
ゲートなどＫよる論理的な分離手段を提供することにあ
る。
本発明の他の目的は、ブロックが不良かどうかの情報を
ＥＰＲＯＭ （書き換え可能なＲＯＭ）Ｋ格納しておき
、これにより、ブロックの分離を行う手段を提供するこ
とにある。
ＥＰＲＯＭ （書き換え可能なＲＯＭ）Ｋ格納しておき
、これにより、ブロックの分離を行う手段を提供するこ
とにある。
ディジタル回路では、回路を分離する時に、スリーステ
ート・ゲートなどで、Ω路を！気的に分離する方法が良
く用いられる。ＷＳＩでは、ウェハ又はチップ内罠複数
のブロックがあり、それらは、内部バスに接続されてい
る。従って各ブロックの入出力にゲートを設け、不良ブ
ロックのゲートを閉じることにより、不良ブロックの分
離を行うことができる。また、ブロックの良／不良を８
２８０Ｍに格納し、これによりゲートを制御すれば、不
良ブロックが発生した時に、適時不良ブロックの分離を
行うことができる。
ート・ゲートなどで、Ω路を！気的に分離する方法が良
く用いられる。ＷＳＩでは、ウェハ又はチップ内罠複数
のブロックがあり、それらは、内部バスに接続されてい
る。従って各ブロックの入出力にゲートを設け、不良ブ
ロックのゲートを閉じることにより、不良ブロックの分
離を行うことができる。また、ブロックの良／不良を８
２８０Ｍに格納し、これによりゲートを制御すれば、不
良ブロックが発生した時に、適時不良ブロックの分離を
行うことができる。
以下、本発明の一実施例を第１図、第２図を用いて説明
する。
する。
第２図は、ＷＳＩの全体構成を示したものである。１は
、ＷＳＩを形成するシリコンウェハであり％２Ｊ（Ｊ＝
１〜ｎ）は、ゲート・メモリ等から成るブロックであり
、１ブロツクは１千〜１万ゲ一ト程度の規模を持つ。３
−１．３−ｊは、ブロック間の配線である。４は、各ブ
ロックが正常か不良かを記憶する書き換え可能なＥＰＲ
ＯＭである。５は、８２８０Ｍと各ブロック間の配線で
あり、各ブロックの入出力ゲートの制御信号を送る。
、ＷＳＩを形成するシリコンウェハであり％２Ｊ（Ｊ＝
１〜ｎ）は、ゲート・メモリ等から成るブロックであり
、１ブロツクは１千〜１万ゲ一ト程度の規模を持つ。３
−１．３−ｊは、ブロック間の配線である。４は、各ブ
ロックが正常か不良かを記憶する書き換え可能なＥＰＲ
ＯＭである。５は、８２８０Ｍと各ブロック間の配線で
あり、各ブロックの入出力ゲートの制御信号を送る。
本発明は、各ブロックとＥＰＲＯＭの間に適用される。
第１図は、第２図の一部分を更に詳しく示したものであ
る。２−ｉ、 ２−ｊ、 ２−に、 ２−を社、ブロッ
クであり、５−ｉ、５−には、出力ゲートであり、６−
ｊ、 ６−ｔは入力ゲートである。
る。２−ｉ、 ２−ｊ、 ２−に、 ２−を社、ブロッ
クであり、５−ｉ、５−には、出力ゲートであり、６−
ｊ、 ６−ｔは入力ゲートである。
７＝、ｒ−ｊ、 ７−に、 ７−ｔは、各ブロックの論
理部分である。
理部分である。
一般にＷＳＩでは、不良ブロックの発生に備えて、同一
のブロックを複数個作成する。第２図では、２−ｉと２
−に１また２−ｊと２−１がそれぞれ同一機能のブロッ
クである。
のブロックを複数個作成する。第２図では、２−ｉと２
−に１また２−ｊと２−１がそれぞれ同一機能のブロッ
クである。
次に本実施例の動作を説明する。ＥＰＲＯＭ ４は、例
えば、正常ならば、対応するピットが“θ″、不良なら
ば′１”と言う様な各ブロックの情報を有しており、そ
の情報は、信号線８を通して、各ブロックの入出力ゲー
トに送られる。従って、ブロック２−ｉが不良ならば、
出力ゲート５−１が、ＯＦＦとなり２−ｉは、内部バス
３より電気的に分離される。そして、代りＩｃ ２−
ｉと同一のブロック２−にのゲート５−ｋがＯｎとなり
、２−ｉに代って動作し、ＷＳＩ全体は、正常に動作す
る。
えば、正常ならば、対応するピットが“θ″、不良なら
ば′１”と言う様な各ブロックの情報を有しており、そ
の情報は、信号線８を通して、各ブロックの入出力ゲー
トに送られる。従って、ブロック２−ｉが不良ならば、
出力ゲート５−１が、ＯＦＦとなり２−ｉは、内部バス
３より電気的に分離される。そして、代りＩｃ ２−
ｉと同一のブロック２−にのゲート５−ｋがＯｎとなり
、２−ｉに代って動作し、ＷＳＩ全体は、正常に動作す
る。
また、４がＥＰＲＯＭであるために、ＷＳ■稼動中に、
不良ブロックが生じてもＥＰＲＯＭ４を書き換えること
Ｋより、ＷＳＩの再構成が可能となる。
不良ブロックが生じてもＥＰＲＯＭ４を書き換えること
Ｋより、ＷＳＩの再構成が可能となる。
本発明によれば、各ブロックの入出力に１人出力ゲート
を設け、これらを制御するＥＰＲＯＭをＷＳＩ内に作成
するだけの少ないノ１−ドウエアの増加で、容易に不良
ブロックの分離が出来る。また、８２８０Ｍを書き換え
ることにより、簡単にＷＳＩ内のブロックの再構成が行
えるため、予備のブロックが無くなるまで、１つのＷＳ
Ｉを活用できるため、信頼性、経済性の高いＷＳＩが可
能である。
を設け、これらを制御するＥＰＲＯＭをＷＳＩ内に作成
するだけの少ないノ１−ドウエアの増加で、容易に不良
ブロックの分離が出来る。また、８２８０Ｍを書き換え
ることにより、簡単にＷＳＩ内のブロックの再構成が行
えるため、予備のブロックが無くなるまで、１つのＷＳ
Ｉを活用できるため、信頼性、経済性の高いＷＳＩが可
能である。
第１図は、ＷＳＩ内の一部分の構成を示した図、第２図
は、ＷＳＩの全体構成図である。 ２・・・ブロック、３・・・ブロック間配線（内部バス
）、４・・・ＥＰＲＯＭ、５・・・出力ゲート、６・・
・入力ゲート、７・・・ブロック内の主要論理、８・・
・入出力ゲートの制御信号。 蔓 ２ 口 ９．ｉＱ−
は、ＷＳＩの全体構成図である。 ２・・・ブロック、３・・・ブロック間配線（内部バス
）、４・・・ＥＰＲＯＭ、５・・・出力ゲート、６・・
・入力ゲート、７・・・ブロック内の主要論理、８・・
・入出力ゲートの制御信号。 蔓 ２ 口 ９．ｉＱ−
Claims (1)
- 【特許請求の範囲】 １、複数のゲート、メモリ等から構成されるひとつの連
続した複数個のＬＳＩブロックと各ＬＳＩブロック間を
接続する内部バスより成るＬＳＩ集合体に於て、ＬＳＩ
ブロックから内部バスへの入出力部分に、ＬＳＩブロッ
クの信号を内部バスに出力するか否かを制御するゲート
を付加したことを特徴とするＬＳＩ集合体。 ２、特許請求の範囲第１項に於て、ＬＳＩブロックの入
出力部分に付加された制御ゲートを制御するために、各
ＬＳＩブロックが正常か不良かの情報を保持する書き換
え可能なＲＯＭを備え、該ＲＯＭの出力によつて制御ゲ
ートを制御することを特徴とするＬＳＩ集合体。 ３、特許請求の範囲第２項に於て、該ＲＯＭは、書き込
み可能なＰＲＯＭとしたことを特徴とするＬＳＩ集合体
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14114884A JPS6120348A (ja) | 1984-07-06 | 1984-07-06 | Ｌｓｉ集合体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14114884A JPS6120348A (ja) | 1984-07-06 | 1984-07-06 | Ｌｓｉ集合体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6120348A true JPS6120348A (ja) | 1986-01-29 |
Family
ID=15285263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14114884A Pending JPS6120348A (ja) | 1984-07-06 | 1984-07-06 | Ｌｓｉ集合体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6120348A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63207167A (ja) * | 1987-02-23 | 1988-08-26 | Nec Corp | 半導体集積回路 |
| JPS63312656A (ja) * | 1987-06-16 | 1988-12-21 | Mitsubishi Electric Corp | 機能ブロックのアドレスデコ−ド装置 |
| JPH04500137A (ja) * | 1988-08-16 | 1992-01-09 | シーメンス、アクチエンゲゼルシヤフト | 離散的ｗｓｉシステムに対するチツプ上の中間ドライバー |
| WO2002065550A1 (fr) * | 2001-02-16 | 2002-08-22 | Sharp Kabushiki Kaisha | Dispositif semi-conducteur |
| US6985396B2 (en) | 2002-07-16 | 2006-01-10 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit |
| JP2007506267A (ja) * | 2003-09-15 | 2007-03-15 | エヌヴィディア コーポレイション | 半導体機能回路のテストおよび構成のためのシステムおよび方法 |
-
1984
- 1984-07-06 JP JP14114884A patent/JPS6120348A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63207167A (ja) * | 1987-02-23 | 1988-08-26 | Nec Corp | 半導体集積回路 |
| JPS63312656A (ja) * | 1987-06-16 | 1988-12-21 | Mitsubishi Electric Corp | 機能ブロックのアドレスデコ−ド装置 |
| JPH04500137A (ja) * | 1988-08-16 | 1992-01-09 | シーメンス、アクチエンゲゼルシヤフト | 離散的ｗｓｉシステムに対するチツプ上の中間ドライバー |
| WO2002065550A1 (fr) * | 2001-02-16 | 2002-08-22 | Sharp Kabushiki Kaisha | Dispositif semi-conducteur |
| US7711012B2 (en) | 2001-02-16 | 2010-05-04 | Sharp Kabushiki Kaisha | Semiconductor device |
| US6985396B2 (en) | 2002-07-16 | 2006-01-10 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit |
| JP2007506267A (ja) * | 2003-09-15 | 2007-03-15 | エヌヴィディア コーポレイション | 半導体機能回路のテストおよび構成のためのシステムおよび方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5576554A (en) | Wafer-scale integrated circuit interconnect structure architecture | |
| US5498886A (en) | Circuit module redundancy architecture | |
| JP2659095B2 (ja) | ゲートアレイ及びメモリを有する半導体集積回路装置 | |
| US5416919A (en) | Semiconductor integrated circuit with functional blocks capable of being individually tested externally | |
| JPS6120348A (ja) | Ｌｓｉ集合体 | |
| JPH0877216A (ja) | 論理エミュレーションシステム | |
| JPS6318861B2 (ja) | ||
| JPH09181187A (ja) | 集積回路のクロック配線設計法 | |
| JPH02307254A (ja) | ウエハー上の半導体チップ配線接続方式 | |
| JPS6013266A (ja) | 診断容易化回路 | |
| JPH0542079B2 (ja) | ||
| JPH06295958A (ja) | 回路モジュール冗長性アーキテクチャ | |
| JPS6123243A (ja) | 論理集積回路 | |
| JPS6151700A (ja) | 半導体記憶装置 | |
| JP2003529268A (ja) | 電気的な識別回路及び方法 | |
| WO1996020409A1 (fr) | Dispositif de transfert grande vitesse de gabarits d'essai pour l'essai des semi-conducteurs | |
| JP4220141B2 (ja) | マルチチップモジュール | |
| JPS5850691A (ja) | メモリ構成方式 | |
| JPH08328607A (ja) | プロセスコンピュータの更新方法 | |
| JPS6158254A (ja) | 半導体集積回路装置 | |
| JPS6127778B2 (ja) | ||
| US20050235111A1 (en) | Methods for operating a CPU having an internal data cache | |
| JPS6154642A (ja) | リプレイス回路 | |
| JPH0362245A (ja) | 半導体集積回路 | |
| JPH0547934A (ja) | 大規模集積回路の製造方法 |