JPS5850691A - メモリ構成方式 - Google Patents
メモリ構成方式Info
- Publication number
- JPS5850691A JPS5850691A JP56148151A JP14815181A JPS5850691A JP S5850691 A JPS5850691 A JP S5850691A JP 56148151 A JP56148151 A JP 56148151A JP 14815181 A JP14815181 A JP 14815181A JP S5850691 A JPS5850691 A JP S5850691A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- memory card
- card
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 11
- 230000002457 bidirectional effect Effects 0.000 claims description 7
- 239000000872 buffer Substances 0.000 abstract description 7
- 101000685663 Homo sapiens Sodium/nucleoside cotransporter 1 Proteins 0.000 abstract description 3
- 102100023116 Sodium/nucleoside cotransporter 1 Human genes 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 5
- 102100026862 CD5 antigen-like Human genes 0.000 description 2
- 101000911996 Homo sapiens CD5 antigen-like Proteins 0.000 description 2
- 101100329880 Mus musculus Cyb561 gene Proteins 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
- G11C5/066—Means for reducing external access-lines for a semiconductor memory clip, e.g. by multiplexing at least address and data signals
Landscapes
- Static Random-Access Memory (AREA)
- Memory System (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、メモリ構成方式特にそＯ書込み／続出しデー
タの入出力方式に関する。
タの入出力方式に関する。
メモリカードはＩＣメそりチップを所要数プリント基板
−搭載したものであり、第１図に示す如き構成を有する
。図でＲＡＭｔｊ所要数のＩＣメモリチップで構成され
るラン゛ダムアクセスメモリ（詳しくはその本体部）で
あり、アドレスの上位側ＵＰＰＩｉｉＲ，同下位側ＬＯ
ＷＩＣＲに分けて配置される。Ｄｖ嬬メモリのドライバ
で、上位側、下位側のいずれを選ぶかの選択信号Ｕ／Ｌ
８Ｌ、アドレス信号ＡＤ、およびタイ電ング信号ＴＭｔ
受”け、セル選択食性なう。Ｗ’Ｄａ″書込みデータで
あり、バッファＢＰ、を通して８ムＭへ加えられる。本
ＲＤは続出しデータであり、スリーステートゲートＧｌ
を通して８ム遣より取出され、該ゲートｃｔＦｉメモリ
カード選択信号ＣｐＢ・Ｌと制御信号ＣＮＴＯとのナン
ド出力で制御される。図の黒点Ｐはメモリカード゛ＭＣ
のコネクタビンを示す。動作は、ＣＤ５Ｌによりカード
選択、Ｕ／Ｌ ８ Ｌにより■ＰＰ１ｅＲかＬＯ’ＷＩ
Ｒかの選択、ムＤによりセル選択が行なわれ、書込みモ
ードならＷＤが供給されてセル書込みが行なわれ、その
ときＯＮ↑０はＬ（口”−）、従りてナントゲートＧ３
の出力はＨ（ハイ）、ゲート取りモードならＣＮＴＯは
Ｈ１従ってナントゲートＧ、の出力はＬ１ゲートＧ１は
オンとなって胱出しデータに応じたＨ、Ｌレベルをとる
、というものである。
−搭載したものであり、第１図に示す如き構成を有する
。図でＲＡＭｔｊ所要数のＩＣメモリチップで構成され
るラン゛ダムアクセスメモリ（詳しくはその本体部）で
あり、アドレスの上位側ＵＰＰＩｉｉＲ，同下位側ＬＯ
ＷＩＣＲに分けて配置される。Ｄｖ嬬メモリのドライバ
で、上位側、下位側のいずれを選ぶかの選択信号Ｕ／Ｌ
８Ｌ、アドレス信号ＡＤ、およびタイ電ング信号ＴＭｔ
受”け、セル選択食性なう。Ｗ’Ｄａ″書込みデータで
あり、バッファＢＰ、を通して８ムＭへ加えられる。本
ＲＤは続出しデータであり、スリーステートゲートＧｌ
を通して８ム遣より取出され、該ゲートｃｔＦｉメモリ
カード選択信号ＣｐＢ・Ｌと制御信号ＣＮＴＯとのナン
ド出力で制御される。図の黒点Ｐはメモリカード゛ＭＣ
のコネクタビンを示す。動作は、ＣＤ５Ｌによりカード
選択、Ｕ／Ｌ ８ Ｌにより■ＰＰ１ｅＲかＬＯ’ＷＩ
Ｒかの選択、ムＤによりセル選択が行なわれ、書込みモ
ードならＷＤが供給されてセル書込みが行なわれ、その
ときＯＮ↑０はＬ（口”−）、従りてナントゲートＧ３
の出力はＨ（ハイ）、ゲート取りモードならＣＮＴＯは
Ｈ１従ってナントゲートＧ、の出力はＬ１ゲートＧ１は
オンとなって胱出しデータに応じたＨ、Ｌレベルをとる
、というものである。
このようなメモリカードを用いてメモリシステムを構成
した例を第２図に示す。Ｍ０１〜ＭＣ４は前述のメモリ
カード、ＣＤはメモリカード群に対し書込み、読４Ｅｌ
データの授受を行なうコントロールカードである。偽は
ＧＫと同様なλリーステートゲート、ＢＦ、はパラフチ
である。各メモリカードにはＣＤ５Ｌ用、Ｕ／Ｌ ８１
．等用、ＣＮＴＯ用各コネクタピンが設けられるが、図
で祉これら祉省略しである。メそリカードの読出しデー
タＲＤの出力はスリーステートゲート山を通して行なわ
れるので図示のようにカード間でワイヤードオアをとる
ことが可能であり、また；ントロールカードＣＤからの
書込みデータＷＤの出力もスリースチートゲ−） Ｇｓ
を通して行なわれ、該データＷＤＦｉ各メモリカードへ
共通に与えてもよいので（実際の書込み動作は選択信号
ＣＤ８Ｌにより制御される）、図示のように書込みデー
タ配線もワイヤードオアをとりかつ読取りデータ配線と
共通にする（図の２部分）ことができる。
した例を第２図に示す。Ｍ０１〜ＭＣ４は前述のメモリ
カード、ＣＤはメモリカード群に対し書込み、読４Ｅｌ
データの授受を行なうコントロールカードである。偽は
ＧＫと同様なλリーステートゲート、ＢＦ、はパラフチ
である。各メモリカードにはＣＤ５Ｌ用、Ｕ／Ｌ ８１
．等用、ＣＮＴＯ用各コネクタピンが設けられるが、図
で祉これら祉省略しである。メそリカードの読出しデー
タＲＤの出力はスリーステートゲート山を通して行なわ
れるので図示のようにカード間でワイヤードオアをとる
ことが可能であり、また；ントロールカードＣＤからの
書込みデータＷＤの出力もスリースチートゲ−） Ｇｓ
を通して行なわれ、該データＷＤＦｉ各メモリカードへ
共通に与えてもよいので（実際の書込み動作は選択信号
ＣＤ８Ｌにより制御される）、図示のように書込みデー
タ配線もワイヤードオアをとりかつ読取りデータ配線と
共通にする（図の２部分）ことができる。
しかしながらスリーステートゲート回路は、駆動能力、
およびオツ状態の出力回路のインピーダンス等の関係で
、ワイヤードオア可能な数に制限があり、一般には図示
のように４回路程度が安全で今る。多数の回路でワイヤ
ードオアをとると、データが破壊される恐れがある。そ
こで、メモリＣＤＫＷＤ用グー） ＧｓおよびＲＤ用バ
ッファＢＦ。
およびオツ状態の出力回路のインピーダンス等の関係で
、ワイヤードオア可能な数に制限があり、一般には図示
のように４回路程度が安全で今る。多数の回路でワイヤ
ードオアをとると、データが破壊される恐れがある。そ
こで、メモリＣＤＫＷＤ用グー） ＧｓおよびＲＤ用バ
ッファＢＦ。
を点線で示すように増設し、入出力端子ピンも増設し、
それらに各４個のメモリカードを受持たせることが考え
られるが、これは余９良策ではない。
それらに各４個のメモリカードを受持たせることが考え
られるが、これは余９良策ではない。
即ち、一般に論理回路のＬＳＩ化が進むと、それを搭載
したカードは多数のコネ、フタビンが必要になってくる
。コントロールカードＣＤも同様で、大容量のメモリ装
置ではデータ幅も大きく（配線を等の本数およびピンＰ
の個数はデータ幅に等し３諭数だけある）ＷＤ／ＲＤの
アレイカード間でのやりとりでデータ１ピツトに対して
複数ピンが必要となると、所要コネクタピン数は一挙に
増加してしまう。そしてコントロールカードＣＤｔｉメ
モリカー、ドＭＣＫ比べて一般にピン増設余裕がないの
が普通である。
したカードは多数のコネ、フタビンが必要になってくる
。コントロールカードＣＤも同様で、大容量のメモリ装
置ではデータ幅も大きく（配線を等の本数およびピンＰ
の個数はデータ幅に等し３諭数だけある）ＷＤ／ＲＤの
アレイカード間でのやりとりでデータ１ピツトに対して
複数ピンが必要となると、所要コネクタピン数は一挙に
増加してしまう。そしてコントロールカードＣＤｔｉメ
モリカー、ドＭＣＫ比べて一般にピン増設余裕がないの
が普通である。
それ数本発明はコントロールカードとメモリカードとの
間のＷＤ／ＲＤデータのやりとりｔＬ対鳳（こ＼で＊
ｉｔ ４より数倍大きい）の双方向伝送で可能であるよ
うにして、コントロールカードのコネクタピン増加を防
止しようとするものである。
間のＷＤ／ＲＤデータのやりとりｔＬ対鳳（こ＼で＊
ｉｔ ４より数倍大きい）の双方向伝送で可能であるよ
うにして、コントロールカードのコネクタピン増加を防
止しようとするものである。
即ち本発明のメモリ構成方式は、メモリカードの各々に
スリーステート出力を有すマルチプレクサおよびその人
、出力データ用ピンおよび選択、制御信号用ピンを設け
、メモリカード群に対するコントロールカードから、双
方向データ伝送線を通して送られる書込みデータは、前
記メモリカードの中の１つのメモリカードのマルチプレ
クサを通して自己および他のメモリカードへ配分し、各
メモリカードからの銃取りデータは前記１つのメモリカ
ード以外の他のメモリカードのマルチプレクサおよび前
記伝送線を介してコン）ｏ−ルカードヘ送るようにして
なることｔ−特徴とするが、次に第３図、第４図に示す
実施例を参照しながらこれを詳細に説明する。
スリーステート出力を有すマルチプレクサおよびその人
、出力データ用ピンおよび選択、制御信号用ピンを設け
、メモリカード群に対するコントロールカードから、双
方向データ伝送線を通して送られる書込みデータは、前
記メモリカードの中の１つのメモリカードのマルチプレ
クサを通して自己および他のメモリカードへ配分し、各
メモリカードからの銃取りデータは前記１つのメモリカ
ード以外の他のメモリカードのマルチプレクサおよび前
記伝送線を介してコン）ｏ−ルカードヘ送るようにして
なることｔ−特徴とするが、次に第３図、第４図に示す
実施例を参照しながらこれを詳細に説明する。
ａＳ図は５ｇ１図に、第４図はｊｌＩ２図に対応するも
ので、同じ部分には同じ符号が付しである。第３図と＃
１１図とを対比子れば明らかなように本発明ではメモリ
カードＭＣにスリーステート出力の２チャンネルマルチ
プレフナＭＰＸ、その選択制御信号８ＬＣＴ、ＣＮＴ１
に受けるコネクタピンＰ１同パｙ７ｙＢＦｓｓ ＢＦ４
、−ｖルチプレクｔＭＰＸの人、出力データＤ、、Ｄ
ｌ’ｉ受けるコネクタピン増加設ける点が第１図とは＾
なる。このマルチプレクｔＭＰＸはインヒビ、ト端子付
のアンドグー）Ｇ４、アンドグー）Ｇｓ＊制御端子付き
のオアゲートＧ・で構成され、Ｇ４の一方の入力端には
ゲート自から及び＊ＲＩ）Ｉネクタビンからの続出しデ
ータ＊ＲＤが、Ｇ−の一方の入力端には端子ピンＤｉ（
こ＼ではピンもデータも同じ符号を使う）からの入力デ
ータが加えられる。
ので、同じ部分には同じ符号が付しである。第３図と＃
１１図とを対比子れば明らかなように本発明ではメモリ
カードＭＣにスリーステート出力の２チャンネルマルチ
プレフナＭＰＸ、その選択制御信号８ＬＣＴ、ＣＮＴ１
に受けるコネクタピンＰ１同パｙ７ｙＢＦｓｓ ＢＦ４
、−ｖルチプレクｔＭＰＸの人、出力データＤ、、Ｄ
ｌ’ｉ受けるコネクタピン増加設ける点が第１図とは＾
なる。このマルチプレクｔＭＰＸはインヒビ、ト端子付
のアンドグー）Ｇ４、アンドグー）Ｇｓ＊制御端子付き
のオアゲートＧ・で構成され、Ｇ４の一方の入力端には
ゲート自から及び＊ＲＩ）Ｉネクタビンからの続出しデ
ータ＊ＲＤが、Ｇ−の一方の入力端には端子ピンＤｉ（
こ＼ではピンもデータも同じ符号を使う）からの入力デ
ータが加えられる。
メモリカードＭＣをこのように構成しておくと、メモリ
カード間のワイヤードオアの拡張をマルチプレクサＭＰ
Ｘを利用して行なうことができ、コントロールカードＣ
ＤとメモリカードＭＣ間のＷＤ／ＲＤのや９と９を多数
のＭＣに対してもこれが１対４の場合と変りなく行なう
ことができる。
カード間のワイヤードオアの拡張をマルチプレクサＭＰ
Ｘを利用して行なうことができ、コントロールカードＣ
ＤとメモリカードＭＣ間のＷＤ／ＲＤのや９と９を多数
のＭＣに対してもこれが１対４の場合と変りなく行なう
ことができる。
第４図は第３図のメモリカード管使用して構成し九メモ
リシステムを示し、ＭＯ１〜ＭＣ，・扛そのメモリカー
ド、ＣＤはこれらのメモリカード＃に対するコントロー
ルカードである。図示のようにメモリカードＭＣＩ〜Ｍ
Ｃ４の＊ＪＤピンは並列に接続し、またメモリカードＭ
Ｃ＠〜ＭＣ，の＊ＲＤピンも並列に接続したのちこれら
をＭＣ４のＤｉピンに接続する。このようにする七、＃
１５図を見れば明らかｅように、ＭＰＸ＋２）入力端Ｋ
ＭＣ１＃ＭＣ４、ＭＣｓ〜ＭＣ，の読取９データ＊ＲＤ
が入力することにな９、信号８ＬＣＴ、ＣＮ？１で選択
、制御されてへピンへ出力される。−ビンは双方向伝送
線ｊＫｉ！続されており、コントロールカードＣＤへ導
かれる。また全メモリカードＭ０１〜ＭＣ−のＷＤピン
は並列に接続し、これらへはメモリカードＭＣ，ＯＤ＠
ピンを接続し、そのＤ１ビンは双方向伝送線ｔに接続し
、該線ｊ、Ｄｉビン、ＭＣｉ ＯＭ Ｐ Ｘ ｓ Ｄｏ
ピン、各メモリカードのＷＤピンの経路でコン）０−／
Ｉ／カードＣＤから各メモリカードへ書込みデータを与
えるようにする。
リシステムを示し、ＭＯ１〜ＭＣ，・扛そのメモリカー
ド、ＣＤはこれらのメモリカード＃に対するコントロー
ルカードである。図示のようにメモリカードＭＣＩ〜Ｍ
Ｃ４の＊ＪＤピンは並列に接続し、またメモリカードＭ
Ｃ＠〜ＭＣ，の＊ＲＤピンも並列に接続したのちこれら
をＭＣ４のＤｉピンに接続する。このようにする七、＃
１５図を見れば明らかｅように、ＭＰＸ＋２）入力端Ｋ
ＭＣ１＃ＭＣ４、ＭＣｓ〜ＭＣ，の読取９データ＊ＲＤ
が入力することにな９、信号８ＬＣＴ、ＣＮ？１で選択
、制御されてへピンへ出力される。−ビンは双方向伝送
線ｊＫｉ！続されており、コントロールカードＣＤへ導
かれる。また全メモリカードＭ０１〜ＭＣ−のＷＤピン
は並列に接続し、これらへはメモリカードＭＣ，ＯＤ＠
ピンを接続し、そのＤ１ビンは双方向伝送線ｔに接続し
、該線ｊ、Ｄｉビン、ＭＣｉ ＯＭ Ｐ Ｘ ｓ Ｄｏ
ピン、各メモリカードのＷＤピンの経路でコン）０−／
Ｉ／カードＣＤから各メモリカードへ書込みデータを与
えるようにする。
即ちメモリカードＭＣＦｉそれぞれマルチプレクサＭＰ
Ｘ等管備えているが、本例では８メモリカードの中央部
にある’０４ ＊ ＭＣ襲のそれのみが使用され、かつ
ＭＣ４のＭＰＸ／Ｉｉ読取りデータ用、ＭＣ。
Ｘ等管備えているが、本例では８メモリカードの中央部
にある’０４ ＊ ＭＣ襲のそれのみが使用され、かつ
ＭＣ４のＭＰＸ／Ｉｉ読取りデータ用、ＭＣ。
のＭＰＸは書込みデータ用に使用される。こうして読取
りデータＲＤおよび書込みデータＷＤの授受′嬬、″バ
ッファとしての機能も持つマルチプレクサＭＰＸを介し
て行なわれるので、コントロールカードＣＤからみれば
、８枚？ＭＣも１枚のＭＣと同様にな９．４回路まで可
とすればＣＤＫは８Ｘ４＝５２個のＭＣＹｔ接続するこ
とが可能である。
りデータＲＤおよび書込みデータＷＤの授受′嬬、″バ
ッファとしての機能も持つマルチプレクサＭＰＸを介し
て行なわれるので、コントロールカードＣＤからみれば
、８枚？ＭＣも１枚のＭＣと同様にな９．４回路まで可
とすればＣＤＫは８Ｘ４＝５２個のＭＣＹｔ接続するこ
とが可能である。
ＭＣ９〜ＭＣＩ＠はこの拡張群の一部を示す。
制御信号５ＬＣＴはマルチプレクサＭＰＸのＤ１ビン％
Ｇ、ゲートと＊ＲＤビン、のどの入力を出力するかを
選択するもので、第３図の回路から明らかなようＫＢＬ
ＣＴ７ｂＸＨならバッファＢＦｍの出力社Ｌ１ゲートＧ
ｓ閉、グー）Ｇａ開となり後者が選択され、５ＬＣＴが
Ｌなら前者が選択される。従って第４図の回路では図示
しないが５ＬＣＴがＨならＭＣｔ〜ＭＣ４のＲＤが出力
され、８ＬＣＴがＬならＭＣＩ 〜ＭＣ，のＲＤが出力
される。ａ取９モードでは制御信号ＣＮＴ１がＨなので
、バッファＢＦ４の出力はＬｌＭＰＸのオアゲートＧ・
はオンとなり、上記出力が可能である。書込みモードで
はＣＮＴｌｔｉＬであり、オアゲートＧ＠扛オフとなる
・ メモリカードＭＣ，への制御信号ＣＮＴｌは■に、８Ｌ
ＣＴはＬＫ固定される。従って該カードのＭＰＸではＧ
１オンｓ Ｇ４オフ、Ｇａオンとなり、Ｄｉ ピン入
力のみがへビンへ出力され、これらのＤｉ、ＭＰＸ。
Ｇ、ゲートと＊ＲＤビン、のどの入力を出力するかを
選択するもので、第３図の回路から明らかなようＫＢＬ
ＣＴ７ｂＸＨならバッファＢＦｍの出力社Ｌ１ゲートＧ
ｓ閉、グー）Ｇａ開となり後者が選択され、５ＬＣＴが
Ｌなら前者が選択される。従って第４図の回路では図示
しないが５ＬＣＴがＨならＭＣｔ〜ＭＣ４のＲＤが出力
され、８ＬＣＴがＬならＭＣＩ 〜ＭＣ，のＲＤが出力
される。ａ取９モードでは制御信号ＣＮＴ１がＨなので
、バッファＢＦ４の出力はＬｌＭＰＸのオアゲートＧ・
はオンとなり、上記出力が可能である。書込みモードで
はＣＮＴｌｔｉＬであり、オアゲートＧ＠扛オフとなる
・ メモリカードＭＣ，への制御信号ＣＮＴｌは■に、８Ｌ
ＣＴはＬＫ固定される。従って該カードのＭＰＸではＧ
１オンｓ Ｇ４オフ、Ｇａオンとなり、Ｄｉ ピン入
力のみがへビンへ出力され、これらのＤｉ、ＭＰＸ。
珈の経路でコントロールカードＣＤからの書込みデータ
ＷＤが各メモリカードに供給される。前述のようＫこの
データＷＤを使用して書込みを行なう、行なわないは、
選択信号ＣＤ８Ｌにより制御される。
ＷＤが各メモリカードに供給される。前述のようＫこの
データＷＤを使用して書込みを行なう、行なわないは、
選択信号ＣＤ８Ｌにより制御される。
以上説明したように本発明によればコントロールカード
ＣＤのデータ入出力用コネクタビン１個に対して多数、
実施例では３２枚のメモリカードＭＯを受持たせること
ができ、ＣＤのピン数を必要最少限で済ませることがで
きる。しかもＣＤからみればＭＣｌｌ１ワイヤードオア
可能数内に収まるので、データ破壊などの恐ｉ″Ｌ＃ｉ
ない。このメ、モリカード絋コントロールカードとの間
でＷＤ／ＲＤの双方向伝送を行なう場合も行なわない場
合も使用できる。なお信号伝播遅延が許されるなら、マ
ルチプレクサのバッファを何段も介入させることＫより
メモリカード嬬任意に増加できる。なお実施例ではマル
チプレクサを使用するメモリカードはメモリカード詳の
中央のものＭＣ４，ＭＣ，としたが、これは他のメモリ
カードとしてもよい。但し中央のものとした方が配線が
容易、配線長が可及的に短ｉなどの利点がある。を九マ
ルチグレク？を使用し′１ｋｔｎメモリカードからは該
マルチプレクサを除去してもよいが、−律にマルチプレ
クサ付きとした方が互換性がありかつ量産できる。マル
チプレクサは読取９データ用と書込みデータ用に２個、
１メモリカードに設けるようにしてもよく、この場合は
・コントロールカードに直接接続されるメモリカードは
１メモリカードとしてよいが、無駄祉多い。この点実施
例のように２つのメモリカードの各々のマルチプレクサ
を読取りデータ用及び書込みデータ用とする方式社効率
的である。
ＣＤのデータ入出力用コネクタビン１個に対して多数、
実施例では３２枚のメモリカードＭＯを受持たせること
ができ、ＣＤのピン数を必要最少限で済ませることがで
きる。しかもＣＤからみればＭＣｌｌ１ワイヤードオア
可能数内に収まるので、データ破壊などの恐ｉ″Ｌ＃ｉ
ない。このメ、モリカード絋コントロールカードとの間
でＷＤ／ＲＤの双方向伝送を行なう場合も行なわない場
合も使用できる。なお信号伝播遅延が許されるなら、マ
ルチプレクサのバッファを何段も介入させることＫより
メモリカード嬬任意に増加できる。なお実施例ではマル
チプレクサを使用するメモリカードはメモリカード詳の
中央のものＭＣ４，ＭＣ，としたが、これは他のメモリ
カードとしてもよい。但し中央のものとした方が配線が
容易、配線長が可及的に短ｉなどの利点がある。を九マ
ルチグレク？を使用し′１ｋｔｎメモリカードからは該
マルチプレクサを除去してもよいが、−律にマルチプレ
クサ付きとした方が互換性がありかつ量産できる。マル
チプレクサは読取９データ用と書込みデータ用に２個、
１メモリカードに設けるようにしてもよく、この場合は
・コントロールカードに直接接続されるメモリカードは
１メモリカードとしてよいが、無駄祉多い。この点実施
例のように２つのメモリカードの各々のマルチプレクサ
を読取りデータ用及び書込みデータ用とする方式社効率
的である。
Ｊ［１図およびｌＩ２図は従来方式によるメモリカード
およびそれ管用いたメモリシステムの要部説明図、第３
図および第４図は本発明によるメモリカードおよびそれ
を用い次メモリシステムの要部説１１図である。 ・図面でＭＯはメモリカード、ＭＰＸはマルチグレクす
、Ｄｌ、Ｄ・拡大カデータ、８ＬＣＴ、ＣＮＴｌは選択
、制御信号、ＣＤはコントロールカード、ｔは双方向デ
ータ伝送線、ＷＤは書込みデータ、＊ＲＤｔｉ＃！堰９
データである。 第１図 Ｃ 第２図 第３図 獲 第４図
およびそれ管用いたメモリシステムの要部説明図、第３
図および第４図は本発明によるメモリカードおよびそれ
を用い次メモリシステムの要部説１１図である。 ・図面でＭＯはメモリカード、ＭＰＸはマルチグレクす
、Ｄｌ、Ｄ・拡大カデータ、８ＬＣＴ、ＣＮＴｌは選択
、制御信号、ＣＤはコントロールカード、ｔは双方向デ
ータ伝送線、ＷＤは書込みデータ、＊ＲＤｔｉ＃！堰９
データである。 第１図 Ｃ 第２図 第３図 獲 第４図
Claims (1)
- 【特許請求の範囲】 メモリカードの各々にスリーステート出力を有すマルチ
プレクサおよびその人、出力データ用ビンおよび選択、
制御信号用ビンを般社、メモリカード群に対するコント
ロールカードから；双方向データ伝送線を通して送られ
る書込みデータは、前記メモリカードの中の１つのメモ
リカードのマルチプレクサを通して自己および他のメモ
リカードへ配分し、 各メモリカードからの貌取りデータは前記１つのメモリ
カード以外の他のメモリカードのマルチプレクサおよび
前記伝送線を介して３ノドロールカードへ送るようにし
てなることｔ４Ｉ黴とするメモリ構成方式。 ・
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56148151A JPS6059665B2 (ja) | 1981-09-19 | 1981-09-19 | メモリ構成方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56148151A JPS6059665B2 (ja) | 1981-09-19 | 1981-09-19 | メモリ構成方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5850691A true JPS5850691A (ja) | 1983-03-25 |
| JPS6059665B2 JPS6059665B2 (ja) | 1985-12-26 |
Family
ID=15446400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56148151A Expired JPS6059665B2 (ja) | 1981-09-19 | 1981-09-19 | メモリ構成方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6059665B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60203125A (ja) * | 1984-03-27 | 1985-10-14 | 余市郡漁業協同組合 | 上下、着脱自在刺し網 |
| JPH0651817U (ja) * | 1992-12-15 | 1994-07-15 | 株式会社ニコン | ２個のメモリカードスロットを備えた測量機 |
| WO2009033688A3 (de) * | 2007-09-12 | 2009-06-11 | Giesecke & Devrient Gmbh | Massenspeicherkarte |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6096950A (ja) * | 1983-10-11 | 1985-05-30 | アンドレーアス・パイケル | 自動車用電話機 |
| JPH0795776B2 (ja) * | 1990-06-11 | 1995-10-11 | 松下電器産業株式会社 | ハンドセット取付装置 |
-
1981
- 1981-09-19 JP JP56148151A patent/JPS6059665B2/ja not_active Expired
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60203125A (ja) * | 1984-03-27 | 1985-10-14 | 余市郡漁業協同組合 | 上下、着脱自在刺し網 |
| JPH0651817U (ja) * | 1992-12-15 | 1994-07-15 | 株式会社ニコン | ２個のメモリカードスロットを備えた測量機 |
| WO2009033688A3 (de) * | 2007-09-12 | 2009-06-11 | Giesecke & Devrient Gmbh | Massenspeicherkarte |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6059665B2 (ja) | 1985-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4481625A (en) | High speed data bus system | |
| US8078789B2 (en) | Serially interfaced random access memory | |
| US20030107399A1 (en) | Method and system for use of an embedded field programmable gate array interconnect for flexible I/O connectivity | |
| US6847576B2 (en) | Layout structures of data input/output pads and peripheral circuits of integrated circuit memory devices | |
| KR20010102826A (ko) | 불휘발성 반도체 기억 장치 및 반도체 디스크 장치 | |
| JPH0618033B2 (ja) | デイスクと中央演算処理装置との間でデータを転送するための方法および装置 | |
| CN100517497C (zh) | 写入或读出信息的存储器件、方法和系统 | |
| JPS5850691A (ja) | メモリ構成方式 | |
| JP2001266579A (ja) | 不揮発性半導体記憶装置および半導体ディスク装置 | |
| JP3189816B2 (ja) | 半導体記憶装置 | |
| CN106055501B (zh) | 具有连接联锁总线与分支总线的桥式电路的总线系统 | |
| AU595308B2 (en) | High speed data bus structure and system | |
| JPH0365745A (ja) | Ｉｃカード | |
| JPH0353363A (ja) | バスアーキテクチャ変換回路 | |
| US7404055B2 (en) | Memory transfer with early access to critical portion | |
| US20010039608A1 (en) | Architecture and configuring method for a computer expansion board | |
| EP1475717A2 (en) | A data processing structure unit | |
| JPH0553902A (ja) | メモリ制御回路 | |
| JP3511804B2 (ja) | 通信端末装置 | |
| GB2348317A (en) | An arrangement of data input/output circuits for use in a semiconductor memory device | |
| US6240029B1 (en) | Memory column redundancy | |
| US8656116B2 (en) | Integrating plurality of processors with shared memory on the same circuit based semiconductor | |
| JP2005135182A (ja) | マルチチップパッケージ型メモリシステム | |
| CA1211851A (en) | High speed data bus structure and system | |
| JPH04278651A (ja) | 主記憶装置 |