JPS6120154A - メモリアクセス制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデータ処理装置に用いられるメモリアクセス制
御装置に関する。特に、複数の要求元からのリクエスト
をｉｌ訳して処理するための選択処理手段に関する。

〔従来の技術〕

従来例メモリアクセス制御製置では、複数の要求元から
のリクエストに対して、予め決められた優先度に基づい
てリクエストを受付け、その受付は順番で処理が実行さ
れていた。

したがって、要求元からリクエストが連続して送出され
た状態で先行のリクエストがバッファメモリで処理不可
能であるときに、バッファメモリで処理可能な後続リク
エストをバッファメモリで処理すると、先行のリクエス
トにかかわるメインメモリからのりプライデータのバッ
ファメモリでの処理と競合する可能性がある。このため
に、後続のリクエストは先行のリクエストがバッファメ
モリで処理可能であるこＪが決まるかまたはバッファメ
モリで処理不可能な場合には、メインメモリのアクセス
による処理が終るまで待朋した後に処理を行うことにな
るので、連続処理ができない欠点があった。

ここで、従来例メモリ７クセス制御％Ｌ＆の構成を示す
第２図に基づいて、さらに詳細に説明する。

メモリアクセス処理装置２０は複数のりクエスト要求元
１０〜１２から送出されるリクエストを受付けると、処
理手段２２でその中の一つのリクエストが選択され、こ
の選択されたリクエストのバッファメモリ２６での処理
の可能性が索引手段２４の索引で調べられ、処理可能の
場合には、バッファメモリ２６がアクセスされて処理さ
れ、また、処理が不可能な場合には、メモリアクセス手
段２５を介してメインメモリ３０がアクセスされてリク
エストが処理される。

ここで、バッファメモリ２６として一般的にスワップ方
式またはストアスル一方式が用いられている。

ストアスル一方式のバッファメモリでは、要求元１０〜
】２からのリクエストがリードの場合は、所望のデータ
がバッファメモリ２６に存在すればそのデータが読み出
されて要求元１０〜１２へ送出され、また存在しなけれ
ば所望のデータが存在するブロックがメインメモリ３０
から読み出され、所望のデータが要求元１０〜１２へ送
出されるとともにこのブロックの全てのデータがバッフ
ァメモリ２６に書込まれる。また、要求元１０〜１２か
らのリクエストがストアの場合は、所望のアドレスがバ
ッファメモリ２６に存在すればバッファメモリ２６ヘデ
ータがストアされるとともにメインメモリ３０へもスト
アの要求が出され、また、バッファメモリ２６に存在し
ない場合には、メインメモリ３０ヘスドアの要求が出さ
れるように構成されている。

また、スワップ方式のバッファメモリ２６では、要求元
１０〜１２からのリクエストがリードの場合は、ストア
スル一方式の場合に準するが、メインメモリ３０からバ
ッファメモリ２６へ要求されたデータを含むブロックが
書込まれるときに、バッファメモリ２６上で新しいブロ
ックと置換えられるブロックが既に別のリクエストによ
って書換えられた状態にあればそのブロックをバッファ
メモリ２６ヘスワツプアウトし、また、要求元からのリ
クエストがストアの場合で所望のブロックがバッファメ
モリ２６に存在すれば、バッファメモリ２６の対応する
部分に要求元のデータがストアされ、また存在しなけれ
ば、所望のブロックがメインメモリ３０からリードされ
て、ストアの対象のデータが置換えられてバッファメモ
リ２６にストアされる。この際に前述のリードの場合と
同様に必要に応じてスワップアウトが行われる。

前述のいずれの場合でも、複数の要求元からリクエスト
が連続的に送出される状態で、先行のリクエストがバッ
ファメモリ２６内で処理できないときには、メインメモ
リ３０に対してアクセス要求が送出されリプライの待合
わせが行われるので、この間に後続のリクエストがバッ
ファメモリ２６で処理可能な場合にはそのリクエストの
処理を実行するとメインメモリ３０からのリプライと競
合状態なる可能性がある。

また、スワップ万代のバッファメモリ２６では、先行す
るリクエストによるスワップアウトによりバッファメモ
リ２６の読出しと後続のリクエストのバッファメモリ２
６の処理とが競合状態になる可能性がある。

すなわち、いずれの方式の場合でも連続したリクエスト
のうち先行のリクエストがバッファメモリ２６で処理で
きずにメインメモリ３０のアクセスが生した場合には、
バッファメモリ２６で処理可能な後続のリクエストを先
に処理しよろとすると、先行のリクエストに対するメイ
ンメモリ３０からのりプライデータのためのバッファメ
モリ２６での処理と競合が生ずるために、先行のリクエ
ストの処理が完了してからでないと次の処理を実行する
ことができない欠点があった。

〔問題点を解決するための手段〕

本発明は、メインメモリと、このメインメモリに保持さ
れたデータにかかわるＩＪクエストを出力する複数の要
求元とに接続され、上記メインメモリに保持されたデー
タの一部を保持するバッファメモリと、」二記ハソファ
メモリに保持されたデータを索引する索引手段と、この
索引手段による索引結果に基づいて、その要求元の必要
とするデータが」二記バッファメモリにあればバッファ
メモリにアクセスし、そのデータがバッファメモリにな
いときには上記メインメモリにアクセスする処理手段と
を備えたメモリアクセス制御装置で、前述の問題点を解
決する手段として、上記複数の要求元毎にそのリクエス
トを一時的に保持するバッファ手段と、このバッファ手
段の一つを選択する選択手段と、上記バッファメモリが
上記メインメモリからのリプライにより新たに使用でき
ない状態を検出するビジー検出手段とを備え、上記処理
手段は、上記索引手段の索引結果がｊｍ知される前に同
一の要求元から新しいリクエストが到来するときには、
その索引結果がパンフッメモリをアクセスするものであ
ると同等の状態にして上記選択手段を制御してその新し
いリクエストを取り込む手段と、上記ビジー検出手段に
検出出力があるときにはこの取り込む手段の起動を禁止
する手段とを含むことを特徴とする。

〔作用〕

処理手段はつづけて到来する同一要求元からのリクエス
トについて、これがバッファメモリをアクセスするのか
、メインメモリをアクセスするのかがまだわからなくと
も、これをバッファメモリをアクセスするものとして、
その新しいリクエストの取り込みが行われる。ところが
、ビジー検出手段でメインメモリからのリプライにより
新たに使用できない状態が検出されると、取り込みが禁
止される。この俄り込みは後からもう一度やり直される
。

〔実施例〕

以下、本発明実施例装置を図面に基づいて説明する。第
１図は、本発明実施例装置の構成を示すブロック構成図
である。

まず、この実施例装置の構成を第１図に基づいて説明す
る。この実施例装置２０は、第一ないし第三バッファ手
段２１１〜２１３と、処理手段２２と、ビジー検出手段
２３と、索引手段２４と、メモリアクセ大手段２５と、
バッファメモリ２６とを備え、ここで処理手段２２は、
選択手段２２１と、第一ないし第三制御手段２２２〜２
２４　とを備える。

第一のバッファ手段２１１の出力は選択手段２２１の第
一の入力に接続され、第二のバッファ手段２１２の出力
は選択手段２２１の第二の入力に接続され、第三のバッ
ファ手段２１３の出力は選択手段２２１の第三の入力に
接続され、選択手段２２１の出力は第一制御手段２２の
入力に接続され、第一制御手段２２２の第一の出力は第
二制御手段２２３の第一の入力に接続され、第一制御手
段２２２の第二の出力は索引手段の入力に接続され、索
引手段２４の出力は第二制御手段２２３の第二の入力に
接続され、第二制御手段２２３の第一の出力はバッファ
メモリ２６の第一人力に接続され、第二制御手段２２３
の第二の出力は第三制御手段２２４の第一の入力に接続
され、第二制御手段２２３の第三の出力はメモリアクセ
ス手段２５の第一の入力に接続され、メモリアクセス手
段２５の第一の出力はバッファメモリ２６の第二の入力
および第三制御手段２２４の第二の入力に接続され、メ
モリアクセス手段２５の第二の出力はビジー検出手段２
３の入力に接続され、ビジー検出１段２３の出力は選択
手段２２１　の第四の入力に接続され、メモリアクセス
手段２５の第三の出力はメインメモリ３０の入力に接続
され、メ・インメモリ３０の出力は第三制御信号２２４
の第三の入力に接続され、バッファメモリ２６の出力は
第三制御手段２２４の第四の入力に接続され、第三制御
ｆ段２２４の出力は第一要求元１０の入力、第二要求元
１１の入力および第三要求元１３の入力に接続され、第
一要求元１０の出力は第一バッファ手段２１１　の入力
に接続され、第二要求元１１の出力は第二バッファ手段
２１２の入力に接続され、第三要求元１２の出力は第三
バッファ手段２１３の入力に接続される。

次に、この実施例装置の動作を第１図に基づいて説明す
る。

要求元１０〜１２からは随時メモリアクセス処理装置２
０にリクエストが送出され、メモリアクセス処理装置２
０のバッファ手段２１１〜２１３でリクエストが受取ら
れる。バッファ手段２１１〜２１３で受取られたリクエ
ストは選択手段２２＋に送出されて、その中の一つのリ
クエストが選択されて第一制御手段２２２へ送出される
。第一制御手段２２２では索引手段２４が索引されるこ
とによりリクエストがバッファメモリ２６内で処理可能
かどうかが調べられその結果を第二制御ステージ２２３
へ送出される。

索引手段２４の索引結果としてリクエストがバッファメ
モリ２６で処理可能な場合でかつストアのリクエストで
あるときには、要求元からのデータがバッファメモリ２
６へ書込まれ、第三制御手段２２４を介して要求元へデ
ータが書込まれたことがｉｍ知される。また、リードの
リクエストのときには、バッファメモリ２６から要求元
の要求するデータが読出されて第三制御手段２２４を介
して要求元へ送出される。

次に、索引手段２４の索引した結果として要求されたリ
クエストがバッファメモリ２６内で処理不可能な場合で
かつストアのリクエストのときには、メモリアクセス手
段２５を介して、メインメモリ３０に要求元のリクエス
トに対応するブロックのり一ド要求が送出される。メイ
ンメモリ３０のアクセス時間は処理手段２２での処理時
間に比べて長いので、メインメモリ３０からリプライデ
ータが返されるまで待ち合わせが行われる。メインメモ
リ３０からのりプライデータｌＪ要求元のデータとｔｉ
されてバッフ７メモリ２６に書込まれる。このときにバ
ッファメモリ２６の書込まれる前のデータがすでに他の
リクエストによって書替えを受けていた場合には、バッ
ファメモリ２６から読み出され、メモリへスワップ了ウ
ドされる。次に、リードのリクエストの場合にも、メモ
リアクセス手段２５を介してメインメモリ３０へ要求元
のリクエストに対応するブロックのリード要求が送出し
、そのリプライデータが返されると、バッファメモリ２
６へ書込まれるとともに要求元にそのブロックの中の要
求されたデータが送出される。

次に、リクエスト選択手段２２１でリクエストが連続的
に選択されて、処理手段２２で処理される場合を説明す
る。

先行のリクエストが第一制御手段２２２に受付られて索
引手段２４が索引された結果としてバッファメモリ２６
での処理ができない状態では、第二制御手段２２３から
メモリアクセス手段２５を介してメインメモリ３０ヘア
クセス要求が送出され、リプライデータが返送されるの
を待つ。この間に、後続のリクエストが受付けられ第一
制御手段２２２で索引手段２４が索引された結果として
バッファメモリ２６での処理が可能な場合には、バッフ
ァメモリ２６でリクエストが処理されて要求元ヘリプラ
イデータを返送することができる。メインメモリ３０の
アクセスは処理手段２２内の処理に比べて時間がかかる
ため先行のリクエストがメモリアクセス手段２５でメイ
ンメモリ３０からのりプライデータを待つ間に後続のリ
クエストがバッファメモリ２６で処理できる限り先行の
リクエストの処理を待たずに処理を続けることができる
。

ところが、一定時間が経過すると先行のリクエストによ
るメインメモリ３０からのりプライデータだ返されてく
るので、この時点にバッファメモリ２６をアクセスしよ
うとするリクエストが第二制御手段２２３に存在すると
、メインメモリ３０からバッファメモリ２６に書込むデ
ータと競合状態になる。

マタ、先行のリクエストがバッファメモリ２６内で処理
できずにメインメモリ３０のアカナスが生したｌ烏合で
かつバッファメモリ２６をスワップアウトする必要が牛
した場合でも、後続のバッファメモリアクセスとスワッ
プアウトによるバッファメモリのリードとが競合する可
能性がある。ごれらの競合を回避する一ｆ段としてのビ
ジー検出手段２３では、メインメモリ３０からのりブラ
イデータによるバッファメモリ２６のアトアとスワップ
アウトのためのリードによるバッファメモリ２６のビジ
ーを選択手段２２１によって後続のリクエストが選ばれ
る前に検出し、後続のリクエストを選択手段２２１　で
選択する。これによりバッファメモリ２６の処理を仮定
して処理した場合に、先行のリクエストによってバッフ
ァメモリ２６がビジーになるときに後続のリクエストが
選択されない。

〔発明の効果〕

本発明は、以上説明したように、要求元からのリクエス
トが連続して送出された状態で先行のリフニス］・がバ
ッファメモリでの処理が不能でメインメモリにアクセス
要求が行われた状態でも、後続のリクエストがバッファ
メモリで処理可能な場合には連続した処理が行えるので
、メモリアクナスを効率的に実行できる効果がある。

【図面の簡単な説明】

第１図は本発明実施例装置の構成を示すブロック構成図
。 第２図は従来例装置の構成を示すブロック構成図。 １０〜１２・・・要求元、２０・・・メモリアクセス＋
ｌｉ制御装置、２２・・・処理手段、２３・・・ビジー
検出手段、２４・・・索引手段、２５・・・メモリアク
セス手段、２６・・・バ・７フアメモリ、３０・・・メ
インメモリ、２１１〜２１３・・・バッファ手段、２２
１・・・選択手段、２２２〜２２４・・・制御手段。

Claims (1)

【特許請求の範囲】
1. （１）メインメモリと、 このメインメモリに保持されたデータにかかわるリクエ
   ストを出力する複数の要求元と に接続され、 上記メインメモリに保持されたデータの一部を保持する
   バッファメモリと、 上記バッファメモリに保持されたデータを索引する索引
   手段と、 この索引手段による索引結果に基づいて、その要求元の
   必要とするデータが上記バッファメモリにあればバッフ
   ァメモリにアクセスし、そのデータがバッファメモリに
   ないときには上記メインメモリにアクセスする処理手段
   と を備えたメモリアクセス制御装置において、上記複数の
   要求元毎にそのリクエストを一時的に保持するバッファ
   手段と、 このバッファ手段の一つを選択する選択手段と、上記バ
   ッファメモリが上記メインメモリからのリプライにより
   新たに使用できない状態を検出するビジー検出手段と を備え、 上記処理手段は、 上記索引手段の索引結果が通知される前に同一の要求元
   から新しいリクエストが到来するときには、その索引結
   果がバッファメモリをアクセスするものであると同等の
   状態にして上記選択手段を制御してその新しいリクエス
   トを取り込む手段と、上記ビジー検出手段に検出出力が
   あるときにはこの取り込む手段の起動を禁止する手段と を含む ことを特徴とするメモリアクセス制御装置。