JPS61201470A - 多端子素子 - Google Patents
多端子素子Info
- Publication number
- JPS61201470A JPS61201470A JP60043949A JP4394985A JPS61201470A JP S61201470 A JPS61201470 A JP S61201470A JP 60043949 A JP60043949 A JP 60043949A JP 4394985 A JP4394985 A JP 4394985A JP S61201470 A JPS61201470 A JP S61201470A
- Authority
- JP
- Japan
- Prior art keywords
- film layer
- metallic thin
- source electrode
- drain electrode
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 claims abstract description 20
- 239000002184 metal Substances 0.000 claims abstract description 19
- 229910052751 metal Inorganic materials 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 239000010408 film Substances 0.000 claims description 6
- 230000000694 effects Effects 0.000 abstract description 6
- 239000000969 carrier Substances 0.000 abstract description 5
- 230000004888 barrier function Effects 0.000 abstract description 4
- 230000008859 change Effects 0.000 abstract description 3
- 239000003574 free electron Substances 0.000 abstract description 2
- 239000012212 insulator Substances 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、金属薄膜を用いに多端子素子に関するもの
である。
である。
第３図は従来の電界効果トランジスタの一例ン示しＬも
ので、１１はチャンネル部、１２はソース、１３はドレ
イ／、１４は金Ｍ４製のゲート電極、ｊ５は絶縁膜であ
る。
ので、１１はチャンネル部、１２はソース、１３はドレ
イ／、１４は金Ｍ４製のゲート電極、ｊ５は絶縁膜であ
る。
次に動作について説明する。
チャンネル部１１がＰ型半導体でできているとして、ソ
ース１２とドレイン１３間に電圧を印加すると多数キャ
リア（電４＞ｗより電荷が運ばれて導通状Ｉｌｋなる。
ース１２とドレイン１３間に電圧を印加すると多数キャ
リア（電４＞ｗより電荷が運ばれて導通状Ｉｌｋなる。
今ゲート電極１４とチャンネルｓ１１間忙負の電圧な印
加すると、チャンネル部１１の表面には正の電荷が誘導
されて多数キヤＩＪ７である電子の電荷が見かけ上減少
してソース１２とドレイン１３間の電流が減る。ゲート
電極１４に印加する負電圧をさらに大きくすると、チャ
ンネル部１１の表面の電子はほとんどなくなってソース
１２とドレイン１３間は不導通になる。
加すると、チャンネル部１１の表面には正の電荷が誘導
されて多数キヤＩＪ７である電子の電荷が見かけ上減少
してソース１２とドレイン１３間の電流が減る。ゲート
電極１４に印加する負電圧をさらに大きくすると、チャ
ンネル部１１の表面の電子はほとんどなくなってソース
１２とドレイン１３間は不導通になる。
こうしてゲート電極１４に印加する電圧の変化がソース
１２とドレイン１３間のＩＥ流の変化となり。
１２とドレイン１３間のＩＥ流の変化となり。
増幅作用あるいはスイッチング作用を機能せしめること
ができる。
ができる。
従来の電界効果トランジスタは、その遮断周波数を上げ
るために高い移動度を持つ物質を用いたり、チャンネル
長を短くすることで対応してきたが、キャリアを得るた
めの不純物ドープによる移動度にも限度があり、−！り
微細加工によるキャリア数のゆらぎおよび浮遊容量の相
対的な増大などが問題となってくる。
るために高い移動度を持つ物質を用いたり、チャンネル
長を短くすることで対応してきたが、キャリアを得るた
めの不純物ドープによる移動度にも限度があり、−！り
微細加工によるキャリア数のゆらぎおよび浮遊容量の相
対的な増大などが問題となってくる。
この発明は、かかる問題点を解決するためになされたも
ので、遮断周波数が高（低雑音化が可能な多端子素子を
得ることを目的とする。
ので、遮断周波数が高（低雑音化が可能な多端子素子を
得ることを目的とする。
連続の金属薄膜層を島状に蒸着し、さらＫこの上に絶縁
膜、ゲート電極の順に構成し、前記金属薄膜層の両端に
ソース電極およびドレイン電極を設けたものである。
膜、ゲート電極の順に構成し、前記金属薄膜層の両端に
ソース電極およびドレイン電極を設けたものである。
この発明忙おいては、ゲート電極に印加する電るソース
電極とトンイン電極間の電流の制御を行う。
電極とトンイン電極間の電流の制御を行う。
第１図はこの発明の多端子素子の一実施例を示したもの
で、１は絶縁体基板、２はソース電極、３はドレイン電
極、４は金属からなるゲート電極、５はＳｉＯ□等から
なる絶縁膜、６は前記絶縁体基板１の表面忙蒸着等によ
り形成した島状の不連続の金属薄膜層である。
で、１は絶縁体基板、２はソース電極、３はドレイン電
極、４は金属からなるゲート電極、５はＳｉＯ□等から
なる絶縁膜、６は前記絶縁体基板１の表面忙蒸着等によ
り形成した島状の不連続の金属薄膜層である。
今ソース電極２とドレイン電極３間に電圧Ｖを印加し、
ゲート電極４には電圧υを印加すると、低温での活性化
トンネル電流は次の式で見積られる。
ゲート電極４には電圧υを印加すると、低温での活性化
トンネル電流は次の式で見積られる。
ただし、
ｍは電子の有効質量、ｈはブランク定数、Ｓはたとえば
金属薄膜層６の高閲の平均距離（数Ａ〜数十＾）、ｅは
電子の電荷量、ε０ は真空の誘電率、Ｒは島の平均半
径、にはボルツマン定数、Ｔは絶対温度である。ψ（ν
）はゲート電圧ｖＫよって決まるチャンネルを構成する
金属の仕事関数（但し電子の島間トンネルによる鏡偉効
果を含む）である。
金属薄膜層６の高閲の平均距離（数Ａ〜数十＾）、ｅは
電子の電荷量、ε０ は真空の誘電率、Ｒは島の平均半
径、にはボルツマン定数、Ｔは絶対温度である。ψ（ν
）はゲート電圧ｖＫよって決まるチャンネルを構成する
金属の仕事関数（但し電子の島間トンネルによる鏡偉効
果を含む）である。
第２図はこの発明の多端子素子の金属薄膜層のソース電
極２とドレイン電極３間の一断面忙おけるエネルギー準
位Ｙ示したもので、 ＥｒＭはチャンネルを構成する金
属のフェルミレベル、ψ（υ）は金属薄膜層６の高閲の
エネルギー障壁を示している。
極２とドレイン電極３間の一断面忙おけるエネルギー準
位Ｙ示したもので、 ＥｒＭはチャンネルを構成する金
属のフェルミレベル、ψ（υ）は金属薄膜層６の高閲の
エネルギー障壁を示している。
ソース電極２から供給され、絶縁体基板１から金属薄膜
層６中へ移動しｙ、＝を子はトンネル効果忙よって金属
薄膜層６の各高閲を順次導通し、ドレイン電極３に達す
ることができるか、そのエネルギー障壁がゲート電圧ｖ
Ｋよって変化するためゲート電圧νを制御することでソ
ース電極２とドレイン電極３間の電流Ｊｔｔ制御するこ
とができる。
層６中へ移動しｙ、＝を子はトンネル効果忙よって金属
薄膜層６の各高閲を順次導通し、ドレイン電極３に達す
ることができるか、そのエネルギー障壁がゲート電圧ｖ
Ｋよって変化するためゲート電圧νを制御することでソ
ース電極２とドレイン電極３間の電流Ｊｔｔ制御するこ
とができる。
そして、金属薄膜層６自体が自由電子を持っているので
、低温下でもキャリアが減少することなく安定した動作
が得られる。
、低温下でもキャリアが減少することなく安定した動作
が得られる。
以上説明したとおり、この発明の多端子素子はそのチャ
ンネル部に島状の不連続の金属薄膜層を用いたので、低
温下でもキャリア数の減少がな（安定した動作が得られ
、低雑音化を図ることができる。また金属薄膜層の各高
閲な移動する電子の移動速度が速いので、遮断周波数を
高くすることが可能であり、高速応答性の高い半導体装
置が得られるという効果がある。
ンネル部に島状の不連続の金属薄膜層を用いたので、低
温下でもキャリア数の減少がな（安定した動作が得られ
、低雑音化を図ることができる。また金属薄膜層の各高
閲な移動する電子の移動速度が速いので、遮断周波数を
高くすることが可能であり、高速応答性の高い半導体装
置が得られるという効果がある。
第１図はこの発明の多端子素子の一実施例を示す構造図
、第２図はこの発明の多端子素子の金属導膜層のソース
電極とドレイン電極間の一断面におけるエネルギー準位
図、第３図は従来の電界効果トランジスタの一例を示す
構造図である。 図において、１は絶縁体基板、２はソース電極、３はド
レイン電極、４はゲート電極、５は絶縁膜、６は金属薄
膜層である。 代理人 大岩増雄 （外２名］ 第１図 −５−２Ｒ− 第３図 手続補正書（自発） ３、補正をする者 ５、補正の対象 明細書の発明の詳細な説明の欄および図面６、補正の内
容 （１） 明細書第５頁１０行の「絶縁体基板１から」
を削除する。 （２）同じく第５頁１３行の「できるか」を、「できる
が」と補正する。 （３）同じく第６頁７行の「半導体装置」を、「能動素
子」と補正する。 （４） 図面の第２図を別紙のように補正する。 以 上 第２図 Ｅ Ｓ−２Ｒ−
、第２図はこの発明の多端子素子の金属導膜層のソース
電極とドレイン電極間の一断面におけるエネルギー準位
図、第３図は従来の電界効果トランジスタの一例を示す
構造図である。 図において、１は絶縁体基板、２はソース電極、３はド
レイン電極、４はゲート電極、５は絶縁膜、６は金属薄
膜層である。 代理人 大岩増雄 （外２名］ 第１図 −５−２Ｒ− 第３図 手続補正書（自発） ３、補正をする者 ５、補正の対象 明細書の発明の詳細な説明の欄および図面６、補正の内
容 （１） 明細書第５頁１０行の「絶縁体基板１から」
を削除する。 （２）同じく第５頁１３行の「できるか」を、「できる
が」と補正する。 （３）同じく第６頁７行の「半導体装置」を、「能動素
子」と補正する。 （４） 図面の第２図を別紙のように補正する。 以 上 第２図 Ｅ Ｓ−２Ｒ−
Claims (1)
- 絶縁体基板と、この絶縁体基板上に離間して設けられた
ソース電極およびドレイン電極と、前記両電極間に島状
の不連続に形成されチャンネル部を形成する金属薄膜層
と、このチャンネル部上に絶縁膜を介して設けられ印加
される電圧に応じて前記チャンネル部を流れる電流量を
制御するゲート電極とからなることを特徴とする多端子
素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60043949A JPS61201470A (ja) | 1985-03-04 | 1985-03-04 | 多端子素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60043949A JPS61201470A (ja) | 1985-03-04 | 1985-03-04 | 多端子素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61201470A true JPS61201470A (ja) | 1986-09-06 |
Family
ID=12677956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60043949A Pending JPS61201470A (ja) | 1985-03-04 | 1985-03-04 | 多端子素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61201470A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63194379A (ja) * | 1987-02-07 | 1988-08-11 | Yasuharu Suematsu | 伝達電流制御固体素子 |
| EP0901169A1 (en) * | 1997-09-05 | 1999-03-10 | Hitachi Europe Limited | Controlled conduction device |
| US6060723A (en) * | 1997-07-18 | 2000-05-09 | Hitachi, Ltd. | Controllable conduction device |
| US6169308B1 (en) | 1996-11-15 | 2001-01-02 | Hitachi, Ltd. | Semiconductor memory device and manufacturing method thereof |
| US6642574B2 (en) | 1997-10-07 | 2003-11-04 | Hitachi, Ltd. | Semiconductor memory device and manufacturing method thereof |
-
1985
- 1985-03-04 JP JP60043949A patent/JPS61201470A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63194379A (ja) * | 1987-02-07 | 1988-08-11 | Yasuharu Suematsu | 伝達電流制御固体素子 |
| US6169308B1 (en) | 1996-11-15 | 2001-01-02 | Hitachi, Ltd. | Semiconductor memory device and manufacturing method thereof |
| US6825527B2 (en) | 1996-11-15 | 2004-11-30 | Hitachi, Ltd. | Semiconductor memory device and manufacturing method |
| US6060723A (en) * | 1997-07-18 | 2000-05-09 | Hitachi, Ltd. | Controllable conduction device |
| US6211531B1 (en) | 1997-07-18 | 2001-04-03 | Hitachi, Ltd. | Controllable conduction device |
| US7132713B2 (en) | 1997-07-18 | 2006-11-07 | Hitachi, Ltd. | Controllable conduction device with electrostatic barrier |
| EP0901169A1 (en) * | 1997-09-05 | 1999-03-10 | Hitachi Europe Limited | Controlled conduction device |
| EP1306904A2 (en) * | 1997-09-05 | 2003-05-02 | Hitachi Europe Limited | Controlled conduction device |
| EP1306904A3 (en) * | 1997-09-05 | 2005-05-11 | Hitachi Europe Limited | Controlled conduction device |
| US6642574B2 (en) | 1997-10-07 | 2003-11-04 | Hitachi, Ltd. | Semiconductor memory device and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4717855B2 (ja) | 静電的に制御されるトンネリング・トランジスタ | |
| US4455564A (en) | Field effect transistor with a high cut-off frequency | |
| JPH02275672A (ja) | 薄膜トランジスター | |
| EP0304824B1 (en) | Thin film mos transistor having pair of gate electrodes opposing across semiconductor layer | |
| JPH06101563B2 (ja) | 薄膜電界効果トランジスタとその製造方法 | |
| JPS61201470A (ja) | 多端子素子 | |
| JPS6323662B2 (ja) | ||
| JP2577345B2 (ja) | 半導体装置 | |
| JP2763048B2 (ja) | 高電圧薄膜トランジスタ | |
| US20020024065A1 (en) | Single electron device using ultra-thin metal film and method for fabricating the same | |
| Pfleiderer et al. | Ambipolar field-effect transistor | |
| US4987430A (en) | Organic semiconductor device based on phthalocyanine | |
| JP2010123765A (ja) | 半導体装置、その製造方法及びその駆動方法 | |
| JPH0384963A (ja) | 薄膜トランジスタ | |
| JPS63213372A (ja) | 電界効果型半導体装置 | |
| JPS6349392B2 (ja) | ||
| JPS62154668A (ja) | 半導体装置 | |
| JPS6393160A (ja) | 超高速半導体装置 | |
| JPH0558584B2 (ja) | ||
| JPS5961967A (ja) | 半導体装置 | |
| JPH0354465B2 (ja) | ||
| JPS61242082A (ja) | 半導体素子 | |
| EP0786813A1 (en) | Field-effect transistor of the metal-dielectric-semiconductor type | |
| JPH07131019A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPS6244698B2 (ja) |