JPS61198732A - 酸化膜の選択成長方法 - Google Patents

酸化膜の選択成長方法

Info

Publication number
JPS61198732A
JPS61198732A JP60039122A JP3912285A JPS61198732A JP S61198732 A JPS61198732 A JP S61198732A JP 60039122 A JP60039122 A JP 60039122A JP 3912285 A JP3912285 A JP 3912285A JP S61198732 A JPS61198732 A JP S61198732A
Authority
JP
Japan
Prior art keywords
substrate
layer
oxide film
sio2
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60039122A
Other languages
English (en)
Inventor
Yuji Furumura
雄二 古村
Fumitake Mieno
文健 三重野
Kikuo Ito
伊藤 喜久雄
Masayuki Takeda
正行 武田
Tsutomu Ogawa
力 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP60039122A priority Critical patent/JPS61198732A/ja
Publication of JPS61198732A publication Critical patent/JPS61198732A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 成長阻止層として篩等の酸化生成熱が負の値を有し、そ
の絶対値が基板より小さいか、あるいは正の値を有する
物質を用いて、酸化膜の選択成長を行う。
〔産業上の利用分野〕
本発明は酸化膜を、例えば基板上に被着された酸化膜上
のみ選択的に成長させ、アルミニウム(A1)等その他
の物質上には成長させない酸化膜の選択成長方法に関す
る。
近年半導体装置の微細化の要請より、製造工程の途中の
基板は平坦であることが望まれる。
基板上に被膜を被着し、この被膜をパターニングしてそ
の1部を除去することにより、基板上に被膜の段差が生
じた上に、さらに次の被膜を被着すると基板表面は凸凹
となる。
凸凹の基板はりソゲラフイエ程で露光の際に焦点ボケを
生じたり、段差の側面乃至斜面に被着したレジストの露
光される厚さは水平面のそれより薄く、従って現像時に
この部分のレジストはエッチオフされて孔が開く等の障
害が発生する。
このような欠点を除去するため、基板の凹部に酸化膜を
埋め込み、基板を平坦化する方法が要望されている。
〔従来の技術〕
第2図(1)、 (2)は従来例による酸化膜酸、長工
程を示す基板断面図である。
第2図(1)において、珪素(Si)基板1の上に、第
1の絶縁層として5iOz層2を被着し、その上に配線
層としてアルミニウム(AI)層3を被着し、パターニ
ングして配線パターン31.32を形成する。
第2図(2)において、配線パターン31.32を覆っ
て、第2の絶縁層になる酸化膜としての気相成長(CV
D)による5iOz層4を基板全面に被着する。
この際の5in2のCVDは、反応ガスとしてモノシラ
ン(SiHt)と笑気ガス(N20) 、キャリアガス
として窒素(N2)、または水素(N2)を用いて、常
圧、または約I Torrに減圧して反応ガスを約40
0°Cで熱分解、あるいはプラズマ反応させて行う。
以上のように従来例では、SiO□は基板全面に成長し
、基板凹部にのみ選択成長ができないため、基板l上に
被着されたSiO□層4は凸凹状となり、デバイスの微
細化の障害となる。
従って微細化工程では、この後ポリッシング、ドライエ
ツチング等により基板の平坦化工程を追加している場合
がある。
〔発明が解決しようとする問題点〕
従来は酸化膜を選択的に成長する技術がなかったので、
段差乃至凹部を有する基板に、底部乃至凹部のみ酸化膜
を成長することができず、従って基板は凸凹状となりデ
バイスの微細化の障害となっていた。
〔問題点を解決するための手段〕
上記問題点の解決は、酸化生成熱が負の値を有する基板
(1)上に、酸化生成熱が負の値を有し、その絶対値が
基板(1)より小さいか、あるいは正の値を有する物質
よりなる成長阻止層(6)を被着し、成長阻止層(6)
をパターニングしてその1部を除去した後、基板(1)
上に酸化膜(4)を成長する本発明による酸化膜の選択
成長方法により達成される。
Siデバイスにおいては、前記酸化膜(4)が5iOz
、あるいはPSGである場合が多く、また、前記成長阻
止層(6)は実用上、工程中の耐熱性の要求よりAu、
 Pt、 Pd等貴金属を用いるとよい。この場合、後
工程の熱処理により肋、Pt、 Pd等が下地の物質に
拡散するのを防止するため、前記成長阻止層(6)が高
融点遷移金属層(5)を介して前記基板(1)上に被着
されるようにする。
〔作用〕
酸化膜として、ここではSiO□を例にとり説明するが
、他の酸化膜についても同様である。
CVDに用いる反応ガス5if14、ジクロルシラン(
SillzCh) 、)ジクロルシラン(SillC1
2)等は成長しようとする基板上に吸着した水(uzO
) 、あるいは酸素(0□)と反応してSiO□を生ず
る。この反応を起こすためには吸着したN20、あるい
は02のある程度の密度(臨界密度)が必要である。
Aus Pt、 Pd等の酸化時に生成熱の絶対値蛾小
さい物質よりなる成長阻止層上は吸着したN20、ある
いは02の密度は小さく臨界密度以下であり、5i02
上やAI上では高密度にN20、あるいは02が吸着し
ており、反応が起こりSiO□が成長する。
Ih01あるいは0□の吸着は、酸化されやすい、また
はすでに酸化された物質の表面において多く行われ、従
ってこのような物質は、その表面にはSiO□が成長し
やすく成長阻止層とはならない。
以上の理由により、成長阻止層は酸化され難い物質、す
なわち酸化時の生成熱が負の値を有し、その絶対値が基
板より小さいか、あるいは正の値を有する物質、例えば
Au、 Pt、 Pd等を用いる。・このような物質は
H2O、あるいは0□の吸着能力が小さく、いわゆる撥
水性を有している。
SiはSiO□を、AIはAl2O3を生成するときに
発熱して、エネルギ最小の安定状態になる。この生成熱
は負の値で200〜400 Kcal/molであり、
これに対し^us pt、 Pd等では酸化生成熱が負
の値を有し、その絶対値がこの値より小さいか、あるい
は正の値を有する。
〔実施例〕
第1図(1)、 (21は本発明による酸化膜成長工程
を示す基板断面図である。
承1図(1)において、Si基板1の上に、第1の絶縁
層として厚さ4000人のSiO□層2を被着し、その
上に配線層として厚さ10000人の41層3、拡散阻
止層としてチタン(Ti)、タングステン(W)等の厚
さ1000人の高融点遷移金属層5、成長阻止層として
厚さ1000人のAu層6を順次被着し、バターニング
して配線A1パターン3L32 、Ti、またはWパタ
ーン5L52 、Auパターン61.62を形成する。
第1図(2)において、Auパターン61.62を覆っ
て、第2の絶縁層になる酸化膜としてのCVDによるS
iO□層4を基板全面に被着する。
この際のSiO□のCVDは、反応ガスとしてH2でバ
ブリングした5iHC13を500cc/min 、0
2を500cc /min 、キャリアガスとしてH2
を257!/minを反応炉中に導き、常圧、または約
3 Torrに減圧して反応ガスを300℃〜500℃
(代表値450℃)で熱分解して行う。
この際の5iOzのCVDの他の例は、反応ガスとして
Sin、を100cc/min 、Ozを100cc/
min 、キャリアガスとしてH2を1)/minを反
応炉中に導き、約0.5 Torrに減圧して反応ガス
を450℃で熱分解して行う。
以上の本発明による工程では、5iOz層4はAuパタ
ーン61.62の上には成長しないで、基板凹部の5i
(h層2の上にのみ選択的に成長する。
〔発明の効果〕
以上詳細に説明したように本発明によれば、段差乃至凹
部を有する基板上に、底部乃至凹部のみ選択的に酸化膜
を成長でき、従って基板は平坦化され、デバイスの微細
化が可能となる。
【図面の簡単な説明】
第1図(1),(2)は本発明による酸化膜成長工程を
示す基板断面図、 第2図(1),(21は従来例による酸化膜成長工程を
示す基板断面図である。 図において、 1はSi基板、 2は第1のSiO□層、 3は配線層でへ1層3. 4は第2の5iOz層、 5は拡散阻止層でTi、またはW層、 6は成長阻止層でi層 である。

Claims (5)

    【特許請求の範囲】
  1. (1)酸化生成熱が負の値を有する基板(1)上に、酸
    化生成熱が負の値を有し、その絶対値が該基板(1)よ
    り小さいか、あるいは正の値を有する物質よりなる成長
    阻止層(6)を被着し、 該成長阻止層(6)をパターニングしてその1部を除去
    した後、 該基板(1)上に酸化膜(4)を成長する ことを特徴とする酸化膜の選択成長方法。
  2. (2)前記酸化膜(4)が二酸化珪素(SiO_2)で
    あることを特徴とする特許請求の範囲第1項記載の半導
    体装置の製造方法。
  3. (3)前記酸化膜(4)が燐珪酸ガラス(PSG)であ
    ることを特徴とする特許請求の範囲第1項記載の半導体
    装置の製造方法。
  4. (4)前記成長阻止層(6)が金(Au)、白金(Pt
    )、パラジウム(Pd)よりなることを特徴とする特許
    請求の範囲第1項記載の半導体装置の製造方法。
  5. (5)前記成長阻止層(6)が高融点遷移金属、あるい
    はその化合物層(5)を介して前記基板(1)上に被着
    されることを特徴とする特許請求の範囲第1項記載の半
    導体装置の製造方法。
JP60039122A 1985-02-28 1985-02-28 酸化膜の選択成長方法 Pending JPS61198732A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60039122A JPS61198732A (ja) 1985-02-28 1985-02-28 酸化膜の選択成長方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60039122A JPS61198732A (ja) 1985-02-28 1985-02-28 酸化膜の選択成長方法

Publications (1)

Publication Number Publication Date
JPS61198732A true JPS61198732A (ja) 1986-09-03

Family

ID=12544290

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60039122A Pending JPS61198732A (ja) 1985-02-28 1985-02-28 酸化膜の選択成長方法

Country Status (1)

Country Link
JP (1) JPS61198732A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6365326B1 (en) 1999-05-07 2002-04-02 International Business Machines Corporation Pattern density tailoring for etching of advanced lithographic mask
JP2020520126A (ja) * 2017-05-16 2020-07-02 エーエスエム アイピー ホールディング ビー.ブイ. 誘電体上の酸化物の選択的peald

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6365326B1 (en) 1999-05-07 2002-04-02 International Business Machines Corporation Pattern density tailoring for etching of advanced lithographic mask
US6521383B2 (en) 1999-05-07 2003-02-18 International Business Machines Corporation Pattern density tailoring for etching of advanced lithographic masks
JP2020520126A (ja) * 2017-05-16 2020-07-02 エーエスエム アイピー ホールディング ビー.ブイ. 誘電体上の酸化物の選択的peald
JP2023018059A (ja) * 2017-05-16 2023-02-07 エーエスエム アイピー ホールディング ビー.ブイ. 誘電体上の酸化物の選択的peald
US11728164B2 (en) 2017-05-16 2023-08-15 Asm Ip Holding B.V. Selective PEALD of oxide on dielectric

Similar Documents

Publication Publication Date Title
KR100530805B1 (ko) 표면 커버리지를 개선하기 위한 원자층 증착 방법
US6297171B1 (en) Semiconductor processing method of promoting photoresist adhesion to an outer substrate layer predominately comprising silicon nitride
JPS63275114A (ja) 基板上に低応力耐火金属層を形成する方法
US7057263B2 (en) Semiconductor wafer assemblies comprising photoresist over silicon nitride materials
JPH0750295A (ja) 半導体装置の製造方法
JPS61198732A (ja) 酸化膜の選択成長方法
KR100248572B1 (ko) 반도체장치 및 그제조방법
US20070012661A1 (en) Silicon nitride passivation layers having oxidized interface
US4957880A (en) Method for producing semiconductor device including a refractory metal pattern
JPH0562967A (ja) 半導体装置の製造方法
JPH04127454A (ja) 半導体装置
KR20010010169A (ko) 불소화 실리콘 산화물 절연막이 형성된 강유전체 메모리 및 그 절연막 형성방법
JP2545450B2 (ja) 半導体装置の製造方法
JPS6215836A (ja) 酸化膜の選択成長方法
JPH04107924A (ja) 半導体装置の製造方法
JP3099381B2 (ja) 半導体装置及びその製造方法
JPS5984460A (ja) 半導体装置用キヤパシタの製造方法
JPS6376876A (ja) 気相成長法
JPS61251040A (ja) 酸化膜の選択成長方法
JPH05308057A (ja) 半導体装置の製造方法
JP3006816B2 (ja) 半導体装置の製造方法
JPH05308068A (ja) 半導体装置の製造方法
US20030219961A1 (en) Method to reduce reflectivity of polysilicon layer
JPH0669203A (ja) 半導体素子の製造方法
JPH03237744A (ja) 半導体装置の製造方法