JPS61195589A - 薄膜el素子の製造方法 - Google Patents

薄膜el素子の製造方法

Info

Publication number
JPS61195589A
JPS61195589A JP60034601A JP3460185A JPS61195589A JP S61195589 A JPS61195589 A JP S61195589A JP 60034601 A JP60034601 A JP 60034601A JP 3460185 A JP3460185 A JP 3460185A JP S61195589 A JPS61195589 A JP S61195589A
Authority
JP
Japan
Prior art keywords
electrode
back electrode
film
display
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60034601A
Other languages
English (en)
Inventor
智 谷本
一典 三輪
千葉 正生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP60034601A priority Critical patent/JPS61195589A/ja
Publication of JPS61195589A publication Critical patent/JPS61195589A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は背面電極の製造工程が簡単で且つ強い外来光の
下での表示に適した薄膜EL素子に関する。
(従来技術) 薄膜E L素子は薄形軽量で表示が鮮明な自発光素子で
あり、大面積が容易に得られ、画像の繊細化が容易にで
きるので高品位画像が実現でき、フルカラー化が可能で
あるなど、多くの利点を有するため、今後表示装置に益
々広く利用される傾向がある。
薄膜EL素子の構造は第3図に示すように、ガラス基板
1の上にIn、0.やSl、0□なとの透明導電膜から
成る透明電極2を形成し、この上にY2O,やS r 
3 N gなどから成る第1の誘電体膜3と、Mアなど
の発光中心を微量含むZ7Sから成る発光層4と、第1
の誘電体膜3と同じ材料から成る第2の誘電体膜5とを
電子ビーム蒸着あるいはスパツタリングによって順次積
層する。
その後この第2の誘電体膜5の上に背面電極膜を形成す
るのであるが、順序としてまず電極膜を全面に積層する
。電極膜としてはAlなどの金属膜が用いられるほか、
自動車のインストパネルのような強い外来光が入射する
場所で使用されるものには視認性を向上させるために黒
色電極膜が用いられる。黒色電極膜の例としてたとえば
Mo。
A l gos 、 A Jの3層積層構造のものが用
いられる(実開昭59−86696号)。電極膜が成膜
された後フォトリソグラフィーで所定のパターンの背面
電極6を形成する。第3図(イ)は英文字の[A−1を
表示する場合の背面電極のパターンを示しており、第3
図(ロ)は同図(イ)のL−■5線に沿う断面図である
。フォトリソグラフィーで用いるエッチャントには酸素
とアルカリ系の2種類があるが、酸素では下部の第2の
誘電体膜5をもエツチングするため誘電体膜5にクラッ
クやピンボールなどが生じ易く、それらの欠陥を通して
発光層4が侵されるおそれがあるのでアルカリ系エッチ
ャント(たとえばN、OH+NaCβO混合液)を用い
るのが好ましい。
ところで、このような従来の薄膜E L素子の背面電極
においては所定の表示パターンに形成した背面電極のみ
を誘電体膜5上に形成する構成となっていたので、表示
素子として使用する場合、強い外来光の下などでは非表
示時でも背面電極が目立ってしまう。そのため、たとえ
ばガラス基板前面にフィルタを置いたり、ガラス基板の
後面に背面電極と同じ色またはつやの紙などを設けたり
することが考えられるが、製造工程がその分だけ増して
製造原価を押し上げる要因になってしまう。
また上記背面電極を形成する際にN a OH水溶液な
どのアルカリ系エッチャントを用いると、Na”などの
無機アルカリイオンが誘電体膜表面に吸着したり膜中に
拡散しやすく、背面電極形成後も薄膜EL素子内に残留
し、時間の経過とともに発光層に侵入し薄膜EL素子の
劣化を加速するという問題があった。さらに、背面電極
が黒色電極膜のようにアルカリ系エッチャントに反応し
にくいAl120.などの誘電体やMo、Orなどの金
属で構成される場合はエツチングが極めて蕪しく誘電体
膜5や発光層に有害な酸素エッチャントを用いなければ
ならないという問題もあった。
(発明の目的および構成) 本発明は上記の点にかんがみてなされたもので、背面電
極の製造工程が簡単で且つ強い外来光下で使用した時で
も背面電極パターンが浮き立つことをなくすことを目的
とし、この目的を達成するために、背面電極と同一面上
に背面電極の背景部を覆うように背面電極と同一材質の
非表示電極を配設した。
(実施例) 以下本発明を図面に基づいて説明する。
第1図は本発明による薄膜EL素子の一実施例の断面構
造を示しており、やはり英文字のr A Jを表示する
ようにしたものである。図の(イ)は背面電極を表示側
(百Eのある側)から見たもの、(ロ)は(イ)のL2
  Lz線に沿う断面であり、図中第3図と同じ参照数
字は同じ構成部分を示している。
誘電体膜5の上に背面電極6と非表示電極7とを極めて
接近させて形成する。背面電極6と非表示電極7とは同
じ材質とし、その間隔は50〜150μmが望ましい。
電極6と7は以下に□述べるようなリフトオフ法を用い
て形成する。  ゛ガラス基板1上に、透明電極2と、
誘電体膜3および5と発光層4とを順次形成し、その上
に無機アルカリ系処理液を用いないレジストを塗布し、
露光、現像を行い背面電極6と非表示電極7との間隙の
パターンと同じ形状のレジストパターンを形成する。次
に基板全面に電極膜、たとえば前述 l − したM。、Alto3. Apの3層構造から成る黒色
電極膜を電子ビーム蒸着あるいはスパフタリングなどの
手法を用いて成膜する。その後基板をレジストの剥離液
に軽く超音波振動を加えながら浸漬すると、レジストパ
ターンの上に堆積した黒色電極膜が下のレジストパター
ンもろとも剥離して背面電極6と非表示電極7とが形成
される。
このように、誘電体膜5の上に背面電極6を形成すると
ともにこの背面電極6と同じ材質の非表示電極7を形成
することにより、強い外来光の下でも背面電極6が目立
つことがなくなり、しかもこれらの電極の製造工程にお
いて、N、+などの無機アルカリを含む処理液を一切用
いないため素子の劣化を低減することができる。
さらに本実施例では電極膜をその下のレジストとともに
除去するようにしたため電極膜の材質に左右されず、従
来の工程では困難だったMo−Alto、−AA’の3
層構造の黒色電極膜などでも何ら問題なく背面電極を形
成できる。
第2図は本発明による薄膜EL素子の他の実施例を示す
前記実施例では、リフトオフ工程の途中で基板面に偶発
的に付着したごみやフォトマスクの傷などで背面電極と
非表示電極との分離が局所的に不完全になることが時折
ある。経験的には50〜60パネルに1パネル程度の割
合で発生する(ただし工程管理で多少変わる)。本実施
例はこの点を改善したものであり、参照数字の1〜6は
前記実施例と同じ構成部分を示す。誘電体膜5の上には
背面電極6と非表示電極8aと8bとが形成され、背面
型+7ii 6と非表示電極8bとの間に2本の溝が形
成される。これによって背面電極6と非表示電極8bと
の分離がより完全なものとなる。溝の数を増やせばより
効果的である。
なお、上記2つの実施例において、非表示電極7.8a
、8bを透明電極2と同電位にしておくことが動作上望
ましい。
(発明の効果) 以上説明したように、本発明においては、背面電極を形
成した面と同一面上の背面電極以外の部分に背面電極と
同一材質の非表示電極を配設したので、強い外来光の下
でも背面電極が浮き上がって目立つことがなく高い表示
品質を保つことができる。さらに背面電極と非表示電極
とをリフトオフ法で形成すれば、EL素子の劣化を低減
することができ、アルカリでエツチングできない金属や
誘電体膜から成る電極膜でもパターンが形成できる。
【図面の簡単な説明】
第1図は本発明による薄膜EL素子の一実施例を示して
おり、(イ)はEL素子の背面電極を表示側から見た平
面図、(ロ)は同図(イ)のし2−L、線に沿うEL素
子、第2図は本発明による薄膜EL素子の他の実施例を
示しており、(イ)はEL素子の背面電極を表示側から
見た平面図、(ロ)は同図(イ)のL 3L s線に沿
うEL素子の構造断面図、第3図は従来の薄膜EL素子
の一例の構造断面図である。 1・・・ガラス基板、2・・・透明電極、3.5・・・
誘電体膜、4・・・発光層、6・・・背面電極、7: 
 8a、8b・・・非表示電極。

Claims (1)

    【特許請求の範囲】
  1.  透明基板上に形成した前面電極と背面電極との間に発
    光層を設けて成る薄膜EL素子において、前記背面電極
    を形成した面と同一面上の背面電極以外の部分に背面電
    極と同一材質の非表示電極を配設したことを特徴とする
    薄膜EL素子。
JP60034601A 1985-02-25 1985-02-25 薄膜el素子の製造方法 Pending JPS61195589A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60034601A JPS61195589A (ja) 1985-02-25 1985-02-25 薄膜el素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60034601A JPS61195589A (ja) 1985-02-25 1985-02-25 薄膜el素子の製造方法

Publications (1)

Publication Number Publication Date
JPS61195589A true JPS61195589A (ja) 1986-08-29

Family

ID=12418866

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60034601A Pending JPS61195589A (ja) 1985-02-25 1985-02-25 薄膜el素子の製造方法

Country Status (1)

Country Link
JP (1) JPS61195589A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63168997U (ja) * 1987-04-24 1988-11-02
JPH01119193U (ja) * 1988-02-05 1989-08-11

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63168997U (ja) * 1987-04-24 1988-11-02
JPH01119193U (ja) * 1988-02-05 1989-08-11

Similar Documents

Publication Publication Date Title
DE3636220A1 (de) Verfahren zum abscheiden von gate-elektrodenmaterial fuer duennfilm-feldeffekttransistoren
US6387600B1 (en) Protective layer during lithography and etch
JPS61195589A (ja) 薄膜el素子の製造方法
JPH10326153A (ja) 大型ガラスタッチパネルの製造方法
JP2968416B2 (ja) 透明タッチパネルとその製造方法
JP3044418B2 (ja) 電極基板の製造方法
JPS6033533A (ja) 液晶マトリクス表示用電極
JPH0467534A (ja) プラズマディスプレイパネル
JP2565601B2 (ja) 薄膜パターン形成方法
JPS6177031A (ja) 液晶パネルの製造方法
JPH05224220A (ja) 液晶表示素子用基板のパタ−ン形成方法
JPH03167525A (ja) 電極基板の製造方法
JPH02251932A (ja) 非線形抵抗素子の製造方法
JPH08201762A (ja) 液晶表示装置における基板識別手段
JPH03250526A (ja) フラット形表示装置の製造方法
JPS6364081A (ja) 配線電極の形成方法
JPH05100236A (ja) 液晶表示素子の製造方法
JPS60233618A (ja) 液晶表示素子およびその製造方法
KR19980023355A (ko) 평판소자의 투명전극 형성방법
JPH025023A (ja) 配線電極の形成方法
JPH06202161A (ja) 液晶表示装置の製造方法
JPH05127183A (ja) 電気光学装置用電極基板およびその製造方法
JPS61140981A (ja) 液晶表示パネル
KR20000002799A (ko) 박막 트랜지스터의 제조방법
JPS629648A (ja) 保護膜形成法