JPS61193197A - グラフイツクス表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、グラフィックス処理における破線、一点鎖線
等、指定したパターンに応じて描画を実行し、描画パフ
ォーマンスを向上させたグラフィックス表示装置に関す
るものである。

〈従来の技術〉 従来、グラフィックス表示装置において、破線、一点鎖
線等を表示させる場合、指定された破線、一点鎖線等の
パターンに応じて１”、０°′のピット情報よりなるラ
インパターンを設定し、描画プロセッサＤＤＡ等は、こ
のラインパターンのピット情報と１対１に描画面である
リフレッシュメモリ上にＸＹ座標を対応させ、ベクタ描
画を行ない、ＣＲＴ表示画面にグラフィックス表示を行
なっていた。

このため、従来のグラフィックス表示装置は、設定され
たラインパターンのピット情報“１′°。

″“Ｏ”に対して逐一、ベクタ描画動作を実行せねばな
らず、また、ラインパターンをＮ倍に設定すると、描画
動作に時間がかかり、描画効率が悪く描画速度が遅くな
るという欠点を持っていた。

〈発明が解決しようとする問題点〉 本発明が解決しようとする問題点は、破線または一点鎖
線等のラインパターンを描画する際の描画速度を向上さ
せようとすることであり、本発明の目的は、高速に描画
を実行でき描画効率の良いグラフィックス表示装置を実
現することである。

〈問題を解決するための手段〉 以上の問題を解決するための本発明の手段は、グラフィ
ックス表示装置にパターン制御回路を設けたことであり
、その構成は、次の通りである。

指定されたパターンに応じて描画動作と座標演算を実行
する描画手段と、この描画手段から座標情報が与えられ
るＸアドレスレジスタ、Ｙアドレスレジスタと、描画手
段とＸアドレスレジスタ。

Ｙアドレスレジスタからの描画情報に基づいて描画が行
なわれるリフレッシュメモリと、このリフレッシュメモ
リに描画されたグラフィックスを表示するＣＲＴ表示画
面よりなるグラフィックス表示装置において、処理装置
からパターン値及び倍率値が設定され、指定されたパタ
ーンに応じて描画手段及びリフレッシュメモリに描画実
行または描画中止のステータス信号を出力するパターン
制御回路を有するグラフィックス表示装置である。

〈作用〉 本発明の構成は、次のように動作する。

はじめに、処理装置より破線、一点鎖線等のラインパタ
ーン及びラインパターンの倍率Ｎが“１′。

、“０”のピット情報としてパターン制御回路に設定さ
れる。

描画手段は、パターン制御回路に設定されたラインパタ
ーン情報が順次与えられ、ラインパターン情報のピット
情報、が“１”の場合は、座標演算、描画動作を倍率レ
ジスタに設定された倍率によって実行し、Ｘアドレスレ
ジスタ、Ｙアドレスレジスタを介してリフレッシュメモ
リ上にラインパターン描画を行なう。

ラインパターン情報のピット情報が“ＯＮの場合は、ラ
インパターン制御回路は、描画手段にステータス信号を
出力し、座標演算のみを行ない、描画動作を中止するの
で、ラインパターン情報の゛０°′信号に対してはリフ
レッシュメモリ上に描画は行なわれない。

即ち、ピット情報が“１”の場合のみ、描画を行ない、
ピット情報が“０″の場合は描画動作は省略されるので
、それだけ描画速度は速くなる。

〈実施例〉 第１図に本発明を実施したグラフィックス表示装置の例
をブロック図として示す。

この図において、１は描画動作と座標演算を実行する描
画手段ＯＤＡ、２はＤＤＡｌより描画出力、座標出力を
受けてＸ座標を決定するＸアドレスレジスタ、３は同様
にＹ座標を決定するＹアドレスレジスタ、４はＤＤＡｌ
、Ｘアドレスレジスタ２．Ｙアドレスレジスタ３からの
描画信号により描画が実行されるリフレッシュメモリ、
５はグラフィックス表示を行なうＣＲＴ表示画面である
。

６は本発明によるパター２１１１１回路、７はゲート回
路である。

このような構成において、パターン制御回路６は、外部
の処理装置から１”、“０”のピット情報がラインパタ
ーン及び倍率Ｎとして設定される。パターン制御回路６
内には、第２図に示すような、ラインパターンに対応し
たピット情報Ｂを格納するシフトレジスタが設けられて
いて、このシフトレジスタの一番右端のピット情報が倍
率Ｎに関連するパルスによって順次シフトされて、ＤＤ
Ａｌに送られる。

ＤＤＡｌは、通常、ラインパターンに対応するピット情
報“１”、”ＯＮが与えられると、内部に格納されてい
るマイクロプログラム等が起動し、■描画すべき画素の
ベクタ座標の演算■実際に画素をベクタ描画するという
２つのアルゴリズムによるシーケンス動作を行なうもの
である。

このパターン制御回路６の構成例を第３図に示す。

６１は処理装置からラインパターンがピット情報８とし
て格納されるシフトレジスタ、６２は処理装置から倍率
Ｎがピット情報すとして設定される倍率レジスタ、６３
は倍率レジスタ６２に設定される倍率Ｎのピット情報す
の補数ｂ′が設定される倍率カウンタである。

倍率カウンタ６３は、はじめに倍率レジスタ６２から倍
率Ｎｔｆｉ設定され、次にＤＤＡｌから与えられるクロ
ックパルス信号ＷＥを計数し、倍率カウンタ６２がオー
バーフ〇−すると桁上がりＣＡＲＲＹ信号Ｃが信号上レ
ジスタ６１へ出力され、シフトレジスタ６１内のピット
情報８がシフトされると同時に、倍率カウンタ６２は倍
率Ｎの補数ｂ′が設定されている初期状態にプリセット
される。

次に、この本発明のグラフィックス表示装置の動作を詳
しく説明する。

はじめに、パターン制御回路６は、処理装置から倍率Ｎ
のビット情報ｂ　（０００００１１１）、ラインパター
ンのビット情報Ｂ（０１１１１０１１０１１１１０１１
）が設定される。

ここで、ラインパターンのビット情報Ｂの右端のピット
は“１″であるので、ステータス信号“１″がＤＤＡｌ
へ送り出され、一方、ゲート回路７ヘゲート人力゛′１
”が送り出されるが、ゲート回路７はこのゲート入力Ｉ
Ｉ　１１１と同時に１き込み指示信号Ｗが与えられてい
て、リフレッシュメモリ４上に描画が実行されるタイミ
ングが取られている。

ステータス信号゛１Ｈが与えられたＤＤＡｌは、内部に
格納されているマイクロプログラム等の起動により、描
画すべき画素のベクタ座標の演算及び実際に画素をベク
タ描画する動作を行なう。そして、この演算信号と描画
信号をＸレジスタ２゜Ｙレジスタ３に与え、Ｘレジスタ
２．Ｙレジスタ３から座標信号、描画信号が与えられた
リフレッシュメモリ４上にラインパターンが描画され、
更にＣＲＴ表示画面にグラフィックスとして表示される
。

一方、シフトレジスタ６１に設定されているビット情報
の右端のピット“１″は、倍率カウンタ６３に与えられ
ているパルスＷＥが８回計数されるとこのカウンタはオ
ーバーフＯ−Ｌ、、桁上がり信号Ｃが出力され、シフト
レジスタ６１の右端のピット“１”がローテーションし
次のピット“１”がＤＤＡ　１に設定される。このよう
にして、ラインパターンの倍率が倍率カウンタ６３、ク
ロックパルス信号ＷＥによって定められる。

また、右端に”　１　”が設定されたことにより、この
時も、ビット情報が“１″であやので前述と同様の動作
を行なう。

次に、同様の動作の後、シフトレジスタ６１のピット情
報報がローテーションし、“０″がＤＤＡｌへ与えられ
る。

この時は、パターン制御回路６からＤＤＡｌに与えられ
るステータス信号は０″であり、ゲート回路７へのゲー
ト入力も“０″である。

このとき、ビット情報“ＯＩＩが与えられたＤＤＡｌは
、■描画すべき画素のベクタ座標の演算■実際に画素を
ベクタ描画する通常の動作の内、■実際に画素をベクタ
描画する動作を中止するようにアルゴリズムを定めて内
部のマイクロプログラムを設定、格納すれば、ビット情
報１１０　Ｎが与えられた時は、描画すべき画素の座標
の演算のみを実行するので、描画動作のみを実行するこ
ととなり、通常の動作の約半分の動作を行なえば良いこ
とになる。

また、ゲート回路７もゲート人力゛′０″が与えられて
閏となり、リフレッシュメモリに書き込み信号が与えら
れない。この場合も、倍率カウンタ６３には、り０ツク
パルス信号ＷＥが与えられ、シフトレジスタ６１内のピ
ットのローテーションが行なわれ、次のビット情報に対
応した動作が行なわれる。

このような勤■を繰り返すことにより、パターン制御回
路において、ラインパターンのビット情報及び倍率Ｎを
設定し、ＤＤＡｌのアルゴリズムにラインパターンのビ
ット情報が“０°′の場合は、描画動作を行なわないと
いうプログラムを設定すれば、ラインパターンのビット
情報が１”の場合にのみ描画が行なわれ、ビット情報が
″０”のときは、描画動作を行なわないので描画速度を
向上させることができる。

〈発明の効果〉 以上述べたように、本発明によれば、パターン制御回路
に破線、一点鎖線などのラインパターンと倍率を設定し
、これらに対応するようにラインパターンのピット情報
内の“１°′のみを対象に描画を実行し、ピット情報が
０″の時は、描画を実行しないようにグラフィックス表
示ａ装置を構成したので、破線、一点鎖線等のラインパ
ターンをグラフィックス表示する際の描画速度を向上さ
せることができる。

【図面の簡単な説明】

第１図は、本発明の実施例によるグラフィック表示装置
のブロック図、 第２図は、本発明の実施例によるグラフィック表示装置
におけるパターン制御回路内のラインパターンのピット
情報図、 第３図は、本発明の実施例によるグラフィック表示装置
におけるパターン制御回路の構成の一例である。 １・・・描画手段ＤＤＡ、 ２・・・Ｘアドレスレジスタ、 ３・・・Ｙアドレスレジスタ、 ４・・・リフレッシュメモリ、 ５・・・ＣＲ７表示装置、 ６・・・パターン制御回路、 ６１・・・シフトレジスタ、 ６２・・・倍率レジスタ、 ６３・・・倍率カウンタ。

Claims (1)

【特許請求の範囲】
1. （１）指定されたパターンに応じて描画動作と座標演算
   を実行する描画手段と、この描画手段から座標情報が与
   えられるＸアドレスレジスタ、Ｙアドレスレジスタと、
   前記描画手段と前記Ｘアドレスレジスタ、Ｙアドレスレ
   ジスタからの描画情報に基づいて描画が行なわれるリフ
   レッシュメモリと、このリフレッシュメモリに描画され
   たグラフィックスを表示するＣＲＴ表示画面よりなるグ
   ラフィックス表示装置において、処理装置からパターン
   値及び倍率値が設定され、指定されたパターンに応じて
   前記描画手段及び前記リフレッシュメモリに描画実行ま
   たは描画中止のステータス信号を出力するパターン制御
   回路を有するグラフィックス表示装置。