JPH0570187B2 - - Google Patents
Info
- Publication number
- JPH0570187B2 JPH0570187B2 JP57087946A JP8794682A JPH0570187B2 JP H0570187 B2 JPH0570187 B2 JP H0570187B2 JP 57087946 A JP57087946 A JP 57087946A JP 8794682 A JP8794682 A JP 8794682A JP H0570187 B2 JPH0570187 B2 JP H0570187B2
- Authority
- JP
- Japan
- Prior art keywords
- discriminant
- vector
- holding
- sign
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000013598 vector Substances 0.000 claims description 53
- 238000000034 method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 230000004044 response Effects 0.000 description 6
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 239000003086 colorant Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/20—Function-generator circuits, e.g. circle generators line or curve smoothing circuits
Description
【発明の詳細な説明】
本発明は、図形処理装置におけるベクトル発生
回路に関する。
回路に関する。
図形処理装置におけるベクトル発生方式とし
て、Bresenhamの方式がよく知られている。こ
れについては文献Bresenham，J.E.：
“Algorithm for Computer Control of ａ
Digital Plotter，‘IBM Syst.J4(1)：25−30，
1965に詳細に書かれており、簡単な説明をするに
留めることにする。
て、Bresenhamの方式がよく知られている。こ
れについては文献Bresenham，J.E.：
“Algorithm for Computer Control of ａ
Digital Plotter，‘IBM Syst.J4(1)：25−30，
1965に詳細に書かれており、簡単な説明をするに
留めることにする。
今、第２図に示すように、ベクトルの始点PS、
終点PEが与えられた時、PSの次に表示すべき点
Pi，Pjの選択基準として、qn＋qoを比較し、直線
に近い方を選べばよい。第２図のベクトルの例で
は、Ｘ方向の成分をΔX，Ｙ方向の成分をΔYと
すると Ｙ＝ΔY／ΔX＊Ｘ …(1) qn＝ΔY／ΔX …(2) qo＝１−ΔY／ΔX …(3) であるから、 ΔX＊（qn−qo）＝２＊ΔY−ΔX …(4) となり、これを判別式の初期値R0とする。即ち
R0≧０のときPjをR0＜０のときPiを選択する。
即ち、アドレスをＸ，Ｙ両方向に＋１すればPiが
選択される。次にPi+1，Pj+1を選ぶ場合、前回Pj
を選んだ場合は ΔX＊（qn+1−qo+1）＝Rj＋２＊（ΔY−ΔX）
…(5) 前回Piを選んだ場合は ΔX＊（qn+1−qo+1）＝Ri＋２＊ΔY …(6) となる。即ち、前回どちらを選んだか、つまり前
の判別式の符号により判別式に対する正の増分値
２＊（ΔX−ΔY）、負の増分値２＊ΔYを加算し
ていけばよい。この例では、ΔX，ΔY，ΔX−
ΔYが全て正または零の場合を示したが、ΔX，
ΔY，ΔX−ΔYの符号の組合せにより判別式Ｒの
値は上述したものとは異なり、アドレスの決め方
も＋１のみでなく−１の操作も必要となる。従来
の図形処理装置において、このBresenham方式
を用いてベクトルを発生しているものは数多く見
られるが、これらは各れもマイクロプログラムに
より実際のドツトを発生させているため、ベクト
ルを発生するために多くの時間を費すという欠点
があつた。
終点PEが与えられた時、PSの次に表示すべき点
Pi，Pjの選択基準として、qn＋qoを比較し、直線
に近い方を選べばよい。第２図のベクトルの例で
は、Ｘ方向の成分をΔX，Ｙ方向の成分をΔYと
すると Ｙ＝ΔY／ΔX＊Ｘ …(1) qn＝ΔY／ΔX …(2) qo＝１−ΔY／ΔX …(3) であるから、 ΔX＊（qn−qo）＝２＊ΔY−ΔX …(4) となり、これを判別式の初期値R0とする。即ち
R0≧０のときPjをR0＜０のときPiを選択する。
即ち、アドレスをＸ，Ｙ両方向に＋１すればPiが
選択される。次にPi+1，Pj+1を選ぶ場合、前回Pj
を選んだ場合は ΔX＊（qn+1−qo+1）＝Rj＋２＊（ΔY−ΔX）
…(5) 前回Piを選んだ場合は ΔX＊（qn+1−qo+1）＝Ri＋２＊ΔY …(6) となる。即ち、前回どちらを選んだか、つまり前
の判別式の符号により判別式に対する正の増分値
２＊（ΔX−ΔY）、負の増分値２＊ΔYを加算し
ていけばよい。この例では、ΔX，ΔY，ΔX−
ΔYが全て正または零の場合を示したが、ΔX，
ΔY，ΔX−ΔYの符号の組合せにより判別式Ｒの
値は上述したものとは異なり、アドレスの決め方
も＋１のみでなく−１の操作も必要となる。従来
の図形処理装置において、このBresenham方式
を用いてベクトルを発生しているものは数多く見
られるが、これらは各れもマイクロプログラムに
より実際のドツトを発生させているため、ベクト
ルを発生するために多くの時間を費すという欠点
があつた。
以下、従来のベクトル発生方法を図を用いて、
簡単に説明することにする。第１図に示した装置
は従来の図形処理装置を示したものであり、図中
１０１〜１０３はそれぞれ初期値Ｒ、正の増分値
Ｐ、負の増分値Ｎを記憶するレジスタ、１０８は
算術論理演算回路（ALU）、１０９はマイクロ命
令のアドレスを作成する回路、１１０はマイクロ
命令を貯蔵する制御記憶装置、１１１はマイクロ
命令デコード回路、１１２はベクトルのＸ軸方向
の終点アドレスXEを保持するレジスタ、１１３
はＹ軸方向の終点アドレスYEを保持するレジス
タ、１１４はＸ軸方向の書き込みアドレスXSを
保持するカウンタ、１１５はＹ軸方向の書き込み
アドレスYSを保持するカウンタ、１１６は１１
７はコンベア回路、１１８はアンド・ゲート、１
１９は表示装置（図示せず）の各表示絵素に対す
る情報は各絵素位置に対応した記憶位置に記憶す
るリフレツシユ・メモリ、１２０はリフレツシユ
メモリへの書込き込みタイミング信号発生回路、
１２１はアンド・ゲート、１２２はリフレツシ
ユ・メモリへの書き込みデータ作成回路である。
このような従来の図形処理装置におけるベクトル
発生方法を簡単のため第２図に示したような点
（X0，Y0）から点（X3，Y2）に到るまでのベク
トルを発生させることを例にとり説明することに
する。Bresenhamのアルゴリズムに基づき、判
別値の初期値Ｒ、正の増分Ｐ、負の増分Ｎは次式
のように計算される。
簡単に説明することにする。第１図に示した装置
は従来の図形処理装置を示したものであり、図中
１０１〜１０３はそれぞれ初期値Ｒ、正の増分値
Ｐ、負の増分値Ｎを記憶するレジスタ、１０８は
算術論理演算回路（ALU）、１０９はマイクロ命
令のアドレスを作成する回路、１１０はマイクロ
命令を貯蔵する制御記憶装置、１１１はマイクロ
命令デコード回路、１１２はベクトルのＸ軸方向
の終点アドレスXEを保持するレジスタ、１１３
はＹ軸方向の終点アドレスYEを保持するレジス
タ、１１４はＸ軸方向の書き込みアドレスXSを
保持するカウンタ、１１５はＹ軸方向の書き込み
アドレスYSを保持するカウンタ、１１６は１１
７はコンベア回路、１１８はアンド・ゲート、１
１９は表示装置（図示せず）の各表示絵素に対す
る情報は各絵素位置に対応した記憶位置に記憶す
るリフレツシユ・メモリ、１２０はリフレツシユ
メモリへの書込き込みタイミング信号発生回路、
１２１はアンド・ゲート、１２２はリフレツシ
ユ・メモリへの書き込みデータ作成回路である。
このような従来の図形処理装置におけるベクトル
発生方法を簡単のため第２図に示したような点
（X0，Y0）から点（X3，Y2）に到るまでのベク
トルを発生させることを例にとり説明することに
する。Bresenhamのアルゴリズムに基づき、判
別値の初期値Ｒ、正の増分Ｐ、負の増分Ｎは次式
のように計算される。
Ｒ＝２＊ΔY−ΔX …(1)
Ｐ＝２＊（ΔY−ΔX） …(2)
Ｎ＝２＊ΔY …(3)
ここで、ΔYはベクトルのＹ方向の成分（YE−
YS）でありΔXはＸ方向の成分（XE−XS）であ
る。従つて第２図に示した例ではΔY＝２，ΔX
＝３でありＲ，Ｐ，Ｎは各々１，−２，４の値と
なる。以下、第１図のレジスタ１０１〜１０３に
Ｒ，Ｐ，Ｎがカウンタ１１４，１１５には始点
X0，Y0が、レジスタ１１２，１１３には終点
X3，Y2が設定されているものとして説明を行な
う。また、第３図は第１図中の制御記憶装置１１
０に格納されているマイクロプログラムのうちベ
クトルを発生する部分だけを抜き出したものであ
り第３図のマイクロプログラムに従つて説明す
る。先ず、マイク命令３０１が制御記憶装置１１
０から読み出されるとデコーダ１１１により、リ
フレツシユメモリ１１９への書き込みを指定する
制御線１４４が有効となる。制御線１４４は、タ
イミング信号発生回路１２０の出力タイミング信
号１３５とアンドゲート１２１でゲートされリフ
レツシユメモリ１１９へのライトパルス１３３を
生ずる。この時、リフレツシユ・メモリ１１９に
はカウンタ１１４と１１５の出力がアドレスとし
て供給されており、今の場合合第２図で示した
（X0，Y0）の位置ドツトが発生することになる。
リフレツシユ・メモリ１１９へ書くべきデータ
は、データ発生回路１２２の出力信号１３６で決
定される。このデータは、リフレツシユ・メモリ
１１９が各色に対応した複数プレーンからなる時
は各色に対応したビツトからなる複数ビツトのデ
ータとなり得るが、本例では簡単化のために色は
無視してリフレツシユメモリ１１９は輝度のみを
記憶する１プレーンからなると考える。このとき
データ線１３６は常に論理“１”を示しているも
のとする。次にマイクロ命令３０２が制御記憶装
置１１０から読み出されると、マイクロ命令アド
レス生成回路１０９は条件信号１３４が無効の場
合はマイクロ命令３０３のアドレスを発生し、信
号１３４が有効の場合はマイクロ命令３０８のア
ドレスを発生する。条件信号１３４は信号線１３
７と１３８のアンド信号であり比較回路１１６は
レジスタ１１２と１１４の内容が一致したときに
信号１３４を有効とし、比較回路１１７はレジス
タ１１３と１１５の内容が一致したときに信号１
３８を有効とする。即ち本例で条件信号１３４が
有効となるのはアドレスが（X3，Y2）に達した
ときである。したがつて点（X0，Y0）を発生す
る時点ではマイクロ命令アドレス生成回路１０９
は次のマイクロ命令のアドレスとしてマイクロ命
令３０３のアドレスを出力する。マイクロ命令３
０３が読み出されるとデコーダ１１１により制御
線１４０を有効とする。制御線１４０はカウンタ
１１４をカウントアツプする。次にマイクロ命令
３０４が読み出され、マイクロ命令アドレス生成
回路１０９は条件信号１３９が有効の場合は次に
読み出すべきマイクロ命令のアドレスとしてマイ
クロ命令３０５のアドレスを、条件信号１３９が
無効の場合にはマイクロ命令３０７のアドレスを
出力する。条件信号１３９はレジスタ１０１の値
が正の場合ALU１０８により有効となる信号で
あり、今の場合Ｒの値は１であるために次にマイ
クロ命令３０５を読み出す。マイクロ命令３０５
はカウンタ１１５をカウントアツプする制御線１
４２を有効にする。次にマイクロ命令３０６が読
み出されると、レジスタ１０１とレジスタ１０２
の値ををALU１０８にて加算し、結果をバス１
３０を介してレジスタ１０１に格納するような制
御信号を発生する。これらの制御信号は通常のマ
イクロプログラム制御方式による制御信号と同様
であり第１図から省略してある。マイクロ命令３
０７は条件信号１３９が無効であつたときに実行
されるマイクロ命令でレジスタ１０１とレジスタ
１０２の値を加算してレジスタ１０１に格納する
マイクロ命令である。マイクロ命令３０６または
３０７の実行後、アドレス生成回路１０９は３０
１のマイクロ命令を読み出すように制御される。
以上のマイクロ命令を条件信号１３４が有効とな
るまで実行することにより第２図で示した（X0，
Y0），（X1，Y1），（X2，Y1），（X3，Y2）にドツ
トが発生され、ベクトルが発生することになる。
YS）でありΔXはＸ方向の成分（XE−XS）であ
る。従つて第２図に示した例ではΔY＝２，ΔX
＝３でありＲ，Ｐ，Ｎは各々１，−２，４の値と
なる。以下、第１図のレジスタ１０１〜１０３に
Ｒ，Ｐ，Ｎがカウンタ１１４，１１５には始点
X0，Y0が、レジスタ１１２，１１３には終点
X3，Y2が設定されているものとして説明を行な
う。また、第３図は第１図中の制御記憶装置１１
０に格納されているマイクロプログラムのうちベ
クトルを発生する部分だけを抜き出したものであ
り第３図のマイクロプログラムに従つて説明す
る。先ず、マイク命令３０１が制御記憶装置１１
０から読み出されるとデコーダ１１１により、リ
フレツシユメモリ１１９への書き込みを指定する
制御線１４４が有効となる。制御線１４４は、タ
イミング信号発生回路１２０の出力タイミング信
号１３５とアンドゲート１２１でゲートされリフ
レツシユメモリ１１９へのライトパルス１３３を
生ずる。この時、リフレツシユ・メモリ１１９に
はカウンタ１１４と１１５の出力がアドレスとし
て供給されており、今の場合合第２図で示した
（X0，Y0）の位置ドツトが発生することになる。
リフレツシユ・メモリ１１９へ書くべきデータ
は、データ発生回路１２２の出力信号１３６で決
定される。このデータは、リフレツシユ・メモリ
１１９が各色に対応した複数プレーンからなる時
は各色に対応したビツトからなる複数ビツトのデ
ータとなり得るが、本例では簡単化のために色は
無視してリフレツシユメモリ１１９は輝度のみを
記憶する１プレーンからなると考える。このとき
データ線１３６は常に論理“１”を示しているも
のとする。次にマイクロ命令３０２が制御記憶装
置１１０から読み出されると、マイクロ命令アド
レス生成回路１０９は条件信号１３４が無効の場
合はマイクロ命令３０３のアドレスを発生し、信
号１３４が有効の場合はマイクロ命令３０８のア
ドレスを発生する。条件信号１３４は信号線１３
７と１３８のアンド信号であり比較回路１１６は
レジスタ１１２と１１４の内容が一致したときに
信号１３４を有効とし、比較回路１１７はレジス
タ１１３と１１５の内容が一致したときに信号１
３８を有効とする。即ち本例で条件信号１３４が
有効となるのはアドレスが（X3，Y2）に達した
ときである。したがつて点（X0，Y0）を発生す
る時点ではマイクロ命令アドレス生成回路１０９
は次のマイクロ命令のアドレスとしてマイクロ命
令３０３のアドレスを出力する。マイクロ命令３
０３が読み出されるとデコーダ１１１により制御
線１４０を有効とする。制御線１４０はカウンタ
１１４をカウントアツプする。次にマイクロ命令
３０４が読み出され、マイクロ命令アドレス生成
回路１０９は条件信号１３９が有効の場合は次に
読み出すべきマイクロ命令のアドレスとしてマイ
クロ命令３０５のアドレスを、条件信号１３９が
無効の場合にはマイクロ命令３０７のアドレスを
出力する。条件信号１３９はレジスタ１０１の値
が正の場合ALU１０８により有効となる信号で
あり、今の場合Ｒの値は１であるために次にマイ
クロ命令３０５を読み出す。マイクロ命令３０５
はカウンタ１１５をカウントアツプする制御線１
４２を有効にする。次にマイクロ命令３０６が読
み出されると、レジスタ１０１とレジスタ１０２
の値ををALU１０８にて加算し、結果をバス１
３０を介してレジスタ１０１に格納するような制
御信号を発生する。これらの制御信号は通常のマ
イクロプログラム制御方式による制御信号と同様
であり第１図から省略してある。マイクロ命令３
０７は条件信号１３９が無効であつたときに実行
されるマイクロ命令でレジスタ１０１とレジスタ
１０２の値を加算してレジスタ１０１に格納する
マイクロ命令である。マイクロ命令３０６または
３０７の実行後、アドレス生成回路１０９は３０
１のマイクロ命令を読み出すように制御される。
以上のマイクロ命令を条件信号１３４が有効とな
るまで実行することにより第２図で示した（X0，
Y0），（X1，Y1），（X2，Y1），（X3，Y2）にドツ
トが発生され、ベクトルが発生することになる。
以上、説明してきたような従来の図形処理装置
を用いたベクトル発生では、１ドツトを発生させ
るのに５〜６マイクロ命令を要するため、高速に
ベクトルを発生できないという欠点があつた。
を用いたベクトル発生では、１ドツトを発生させ
るのに５〜６マイクロ命令を要するため、高速に
ベクトルを発生できないという欠点があつた。
本発明の目的は、以上述べたような欠点を解決
し高速にベクトルを発生可能な図形処理装置を提
供することにある。
し高速にベクトルを発生可能な図形処理装置を提
供することにある。
上記目的のため、本発明では判別式の値Ｒ、正
の増分Ｐ、負の増分Ｎを記憶するレジスタと
ΔX，ΔY，ΔXとΔYの大小関係を記憶するフリ
ツプフロツプを設け、これらフリツプ・フロツプ
の値によりリフレツシユ・メモリのアドレスカウ
ンタをカウント・アツプ或いはダウンし、更に判
別式の値Ｒを更新するための制御回路をもたせる
ことにより高速にベクトルを発生することを可能
とした。更に、上記各レジスタ、フリツプフロツ
プ類を２段構成とすることにより、ベクトルを発
生している間にも、次のベクトル発生のためのデ
ータを前もつて準備することを可能とした。
の増分Ｐ、負の増分Ｎを記憶するレジスタと
ΔX，ΔY，ΔXとΔYの大小関係を記憶するフリ
ツプフロツプを設け、これらフリツプ・フロツプ
の値によりリフレツシユ・メモリのアドレスカウ
ンタをカウント・アツプ或いはダウンし、更に判
別式の値Ｒを更新するための制御回路をもたせる
ことにより高速にベクトルを発生することを可能
とした。更に、上記各レジスタ、フリツプフロツ
プ類を２段構成とすることにより、ベクトルを発
生している間にも、次のベクトル発生のためのデ
ータを前もつて準備することを可能とした。
以下、本発明の実施例を、第４図，第５図，第
６図，第７図を用いて説明する。第４図は、本発
明による図形処理装置を示したもので、第４図に
おいて、第１図と同じ番号のものは同じものを示
す。５００が本発明によるベクトル発生回路であ
る。また、４１４，４１５は発生すべきベクトル
の始点座標XS，YSがそれぞれセツトされるカウ
ンタで、４１２，４１３はこのベクトルの終点座
標XE，YEがそれぞれセツトされるレジスタであ
る。第５図に、ベクトル発生回路５００の詳細を
示した。５０１，５３１は正の増分Ｐを記憶する
レジスタ、５０２，５３２は負の増分Ｎを記憶す
るレジスタ、５０３はマルチプレクサ、５０４は
加算器、５０５はマルチプレクサ、５０６，５３
６は判別式Ｒの値を保持するレジスタ、５０７は
インバータ、５０８はΔXの符号を記憶するフリ
ツプ・フロツプ、５０９はΔYの符号を記憶する
フリツプ・フロツプ、５１０はΔX−ΔYの符号
を記憶するフリツプ・フロツプ、５１１〜５１３
は各々５０８〜５１０の内容を保持するフリツプ
フロツプ、５１４，５１５はオア・ゲート、５１
６〜５１９はナンド・ゲート、５２０はベクトル
発生回路の実行中を示すフリツプ・フロツプであ
る。本発明による実施例を説明するために、第２
図を再度用いて（X0，Y0）から（X3，Y2）に到
るまでのベクトルを発生する場合について説明す
る。レジスタ１０１〜１０３内の判別式の値Ｒ、
正の増分Ｐ、負の増分Ｎはそれぞれレジスタ５０
６，５０１，５０２にあらかじめ設定されている
ものとする。またカウンタ４１４，４１５には始
点X0，Y0が、レジスタ４１２，４１３には終点
X3，Y2が設定されている。また、フリツプ・フ
ロツプ５０８にはΔXの符号、フリツプ・フロツ
プ５０６にはΔYの符号、フリツプ・フロツプ５
１０にはΔX−ΔYの符号が設定されている。０
が正符号、１が負符号であり、今の場合、ΔX，
ΔY，ΔX−ΔYはそれぞれ３，２，１である。し
たがつて、今の場合フリツプ・フロツプ５０８，
５０９，５１０は全て論理“０”に設定されてい
る。また、第６図は第４図中の記憶装置１１０に
格納されるマイクロプログラムのうち、ベクトル
を発生する部分だけを抜き出したものであり、こ
の図に従つて説明する。先ず、第６図中、マイク
ロ命令６０１が制御記憶１１０から読み出される
と、デコーダ１１１により制御線４０１を有効と
する。制御線４０１の信号に応答して第７図にも
示したようにフリツプ・フロツプ５２０はセツト
状態になるとともにフリツプ・フロツプ５１１〜
５１３はそれぞれフリツプ・フロツプ５０８〜５
１０の値をセツトする。さらに、レジスタ５３
１，５３２は信号４０１に応答して、レジスタ５
０１，５０２の出力をそれぞれ記憶する。さらに
レジスタ５３６は信号４０１に応答してマルチプ
レクサ５０５の出力をセツトする。マルチプレク
サ５０５は信号４０２が０か１かによりレジスタ
５０６又は線５２４を選択するように構成されて
いる。信号４０１の立上がり時には信号４０２は
まだ０であるので、このときにはマルチプレクサ
５０５はレジスタ５０６を選択している。したが
つて、レジスタ５３６は信号４０１に応答してレ
ジスタ５０６内の値Ｒをセツトすることになる。
即ち、今の場合フリツプ・フロツプ５１１〜５１
３の値は論理“０”となり、レジスタ１１２，１
１３，１１４，１１５にはX3，Y2，X0，Y0の値
がセツトされ、レジスタ５３１，５３２，５３６
には−２，４，１の値がセツトされる。フリツ
プ・フロツプ５２０がセツトされると信号線４０
２が有効となる。信号線４０２は、タイミング信
号発生回路１２０の出力タイミング信号１３５と
アンド・ゲート１２１でゲートされリフレツシユ
メモリ１１９へのライト信号１３３に印加される
タイミングパルスＴ１を生ずる。この時、リフレ
ツシユメモリ１１９にはカウンタ１１４と１１５
出力がアドレスとして供給されており、今の場
合、このアドレスはX0，Y0であり、第７図中Ｔ
１のタイミングでリフレツシユメモリ１１９のこ
のアドレス位置に“１”が書き込まれる。マルチ
プレクサ５０３は、制御線５２７が論理“０”の
場合には、線５２１を選択し、論理“１”の場合
には、線５２２を選択して線５２３に接続するも
のである。制御線５２７はレジスタ５３６の符号
ビツト部に接続されており、レジスタ５３６の値
が零又は正の場合には論理“０”、負の場合には
論理“１”となる。前述の書込み信号１３３はレ
ジスタ５３６にも供給されており、このパルスＴ
１の立上がり時には信号４０２はすでに１となつ
ているので、マルチプレクサ５０５は線５２４を
選択している。一方この時には、レジスタ５３６
には＋１がセツトされているので信号５２７は
“０”である。したがつてマルチプレクサ５０３
は線５２１を選択している状態にあり、その出力
は−２に等しい。したがつて加算器５０４はこの
出力−２とレジスタ５３６の出力１により−１を
出力している。したがつて、書込みパルスＴ１の
立上がり時には、マルチプレクサ５０５は−１を
出力している。
６図，第７図を用いて説明する。第４図は、本発
明による図形処理装置を示したもので、第４図に
おいて、第１図と同じ番号のものは同じものを示
す。５００が本発明によるベクトル発生回路であ
る。また、４１４，４１５は発生すべきベクトル
の始点座標XS，YSがそれぞれセツトされるカウ
ンタで、４１２，４１３はこのベクトルの終点座
標XE，YEがそれぞれセツトされるレジスタであ
る。第５図に、ベクトル発生回路５００の詳細を
示した。５０１，５３１は正の増分Ｐを記憶する
レジスタ、５０２，５３２は負の増分Ｎを記憶す
るレジスタ、５０３はマルチプレクサ、５０４は
加算器、５０５はマルチプレクサ、５０６，５３
６は判別式Ｒの値を保持するレジスタ、５０７は
インバータ、５０８はΔXの符号を記憶するフリ
ツプ・フロツプ、５０９はΔYの符号を記憶する
フリツプ・フロツプ、５１０はΔX−ΔYの符号
を記憶するフリツプ・フロツプ、５１１〜５１３
は各々５０８〜５１０の内容を保持するフリツプ
フロツプ、５１４，５１５はオア・ゲート、５１
６〜５１９はナンド・ゲート、５２０はベクトル
発生回路の実行中を示すフリツプ・フロツプであ
る。本発明による実施例を説明するために、第２
図を再度用いて（X0，Y0）から（X3，Y2）に到
るまでのベクトルを発生する場合について説明す
る。レジスタ１０１〜１０３内の判別式の値Ｒ、
正の増分Ｐ、負の増分Ｎはそれぞれレジスタ５０
６，５０１，５０２にあらかじめ設定されている
ものとする。またカウンタ４１４，４１５には始
点X0，Y0が、レジスタ４１２，４１３には終点
X3，Y2が設定されている。また、フリツプ・フ
ロツプ５０８にはΔXの符号、フリツプ・フロツ
プ５０６にはΔYの符号、フリツプ・フロツプ５
１０にはΔX−ΔYの符号が設定されている。０
が正符号、１が負符号であり、今の場合、ΔX，
ΔY，ΔX−ΔYはそれぞれ３，２，１である。し
たがつて、今の場合フリツプ・フロツプ５０８，
５０９，５１０は全て論理“０”に設定されてい
る。また、第６図は第４図中の記憶装置１１０に
格納されるマイクロプログラムのうち、ベクトル
を発生する部分だけを抜き出したものであり、こ
の図に従つて説明する。先ず、第６図中、マイク
ロ命令６０１が制御記憶１１０から読み出される
と、デコーダ１１１により制御線４０１を有効と
する。制御線４０１の信号に応答して第７図にも
示したようにフリツプ・フロツプ５２０はセツト
状態になるとともにフリツプ・フロツプ５１１〜
５１３はそれぞれフリツプ・フロツプ５０８〜５
１０の値をセツトする。さらに、レジスタ５３
１，５３２は信号４０１に応答して、レジスタ５
０１，５０２の出力をそれぞれ記憶する。さらに
レジスタ５３６は信号４０１に応答してマルチプ
レクサ５０５の出力をセツトする。マルチプレク
サ５０５は信号４０２が０か１かによりレジスタ
５０６又は線５２４を選択するように構成されて
いる。信号４０１の立上がり時には信号４０２は
まだ０であるので、このときにはマルチプレクサ
５０５はレジスタ５０６を選択している。したが
つて、レジスタ５３６は信号４０１に応答してレ
ジスタ５０６内の値Ｒをセツトすることになる。
即ち、今の場合フリツプ・フロツプ５１１〜５１
３の値は論理“０”となり、レジスタ１１２，１
１３，１１４，１１５にはX3，Y2，X0，Y0の値
がセツトされ、レジスタ５３１，５３２，５３６
には−２，４，１の値がセツトされる。フリツ
プ・フロツプ５２０がセツトされると信号線４０
２が有効となる。信号線４０２は、タイミング信
号発生回路１２０の出力タイミング信号１３５と
アンド・ゲート１２１でゲートされリフレツシユ
メモリ１１９へのライト信号１３３に印加される
タイミングパルスＴ１を生ずる。この時、リフレ
ツシユメモリ１１９にはカウンタ１１４と１１５
出力がアドレスとして供給されており、今の場
合、このアドレスはX0，Y0であり、第７図中Ｔ
１のタイミングでリフレツシユメモリ１１９のこ
のアドレス位置に“１”が書き込まれる。マルチ
プレクサ５０３は、制御線５２７が論理“０”の
場合には、線５２１を選択し、論理“１”の場合
には、線５２２を選択して線５２３に接続するも
のである。制御線５２７はレジスタ５３６の符号
ビツト部に接続されており、レジスタ５３６の値
が零又は正の場合には論理“０”、負の場合には
論理“１”となる。前述の書込み信号１３３はレ
ジスタ５３６にも供給されており、このパルスＴ
１の立上がり時には信号４０２はすでに１となつ
ているので、マルチプレクサ５０５は線５２４を
選択している。一方この時には、レジスタ５３６
には＋１がセツトされているので信号５２７は
“０”である。したがつてマルチプレクサ５０３
は線５２１を選択している状態にあり、その出力
は−２に等しい。したがつて加算器５０４はこの
出力−２とレジスタ５３６の出力１により−１を
出力している。したがつて、書込みパルスＴ１の
立上がり時には、マルチプレクサ５０５は−１を
出力している。
結局、第７図にも示したようにライト・パルス
Ｔ１により新しくレジスタ５０６にこの値−１が
設定されることになる。
Ｔ１により新しくレジスタ５０６にこの値−１が
設定されることになる。
一方書込み信号１３３はナンドゲート５１６〜
５１９にも供給されている。これらのゲートはオ
アゲート５１４，５１５を介してフリツプ・フロ
ツプ５１１〜５１３に接続されている。すなわち
オアゲート５１４は、フリツプ・フロツプ５１３
の反転出力とレジスタ５３６内の値Ｒの符号ビツ
トの、インバータ５０７による反転信号が入力さ
れている。したがつて、オアゲート５１４はΔX
−ΔY０又はｒ≧０のときに１を出力する。オ
アゲート５１５は、インバータ５０７の出力とフ
リツプ・フロツプ５１３の非反転出力とが入力さ
れている。したがつて、オアゲート５１５はΔX
−ΔY＜０又はＲ≧０のときに１を出力する。ナ
ンドゲート５１６はオアゲート５１４の出力と、
フリツプフロツプ５１１の反転出力と書き込みパ
ルス１３３が入力されている。したがつて、アン
ドゲート５１６の出力４０６が書込みパルス１３
３に応答して０となるのは、ΔX≧０かつ、ΔX
−ΔY≧０又はＲ≧０のときである。ナンドゲー
ト５１７は、ナンドゲート５１６と異なり、フリ
ツプ・フロツプ５１１の非反転出力が入力され
る。したがつて、書込みパルス１３３に応答して
ナンドゲート５１７の出力４０７が０となるの
は、ΔX＜０かつΔX−ΔY又はＲ０のときで
ある。ナンドゲート５１８はフリツプ５１２の反
転出力とオアゲート５１５の出力とが入力され
る。したがつて、その出力４０８が書込みパルス
１３３に応答して０となるのは、ΔY≧０かつ、
ΔX−ΔY＜０又はＲ０のときである。ナンド
ゲート５１９は、フリツプフロツプ５１２の非反
転出力が入力されている点で、ナンドゲート５１
８と異なる。したがつて、書込みパルス１３３が
入力されたとき、その出力４０９が０となるの
は、ΔY＜０かつ、ΔX−ΔY＜０又は、Ｒ０の
ときである。アンドゲート５１７，５１９はアド
レスをカウントダウンする（例えば第２図でPE
からPSにベクトルを発生する場合）に有効となる
ゲートであり、今の例では常に論理“０”とな
る。すでに述べたように今の例ではΔX，ΔY，
ΔX−ΔYはいずれも正であり、一方、１３３に
与えられた書込みパルスＴ１が前述のように発生
された時点ではレジスタ５３６には、１が書込ま
れていた。したがつて、ゲート５１６とゲート５
１８が有効になり、信号４０６と４０８が０にな
る。信号４０６と４０７はアドレスカウンタ１１
４に、信号４０８と４０９はアドレスカウンタ１
１５に入力されており、信号４０６と４０８はそ
れらが論理“０”から“１”に変つたときにカウ
ントア１１４，１１５にそれぞれカウントアツプ
を実行させ、信号４０７と４０９はそれらが
“０”から“１”に変つたときにそれぞれのカウ
ンタにカウント・ダウンを実行させる。今の場合
リフレツシユ・メモリ１１９に書き込みを終了し
た時点、即ち信号１３３が“１”から“０”に変
つたときに信号４０６と４０８が０から１に変わ
るので、アドレスカウンタ１１４と１１５の内容
はX1，Y1を示すことになる。また、この時点で
は比較回路１１６，１１７の出力はいずれも０な
ので、アンドゲート１１８から出力される信号１
３４は有効となつておらずフリツプ・フロツプ５
２０は以前としてセツト状態になつているため、
次の出力タイミング信号１３５が発生すると、第
７図中に示したＴ２の書き込みパルスによりリフ
レツシユメモリ１１９のアドレス（X1，Y1）に
１が書込まれる。この書き込み信号１３３が
“１”になつたとき、レジスタ５３６の値は−１
を示しており、ゲート４０６のみが有効となり、
アドレスカウンタ１１４，１１５の内容はX2，
Y1を示すことになる。また、これと同時にマル
チプレクサ５０３はレジスタ５３６の値が負であ
るため５２２の線を選択しており５３６には新し
い値３がセツトされる。更に次の書き込みパルス
Ｔ３が信号線１３５に印加されると、リフレツシ
ユメモリ１１９のアドレス（X2，Y1）に１が書
き込まれ、この書き込みが終了した時にレジスタ
５３６は１になり、信号線４０６，４０８が
“０”から“１”に変つたときにアドレスカウン
タ１１４，１１５がカウントアツプされてX3，
Y2を示すことになる。（X3，Y2）にドツトを発
生し終ると、フリツプ・フロツプ５２０は、信号
線５３１によりリセツト状態とされる。この状態
は信号線４０２を通してマイクロ命令アドレス作
成回路１０９に通知される。ここで、以上説明し
てきたドツト発生を行なつている間にも、制御記
憶１１０からは第６図６０２〜６１２で示された
マイクロプログラムの処理はドツト発生と時間的
に並行して実行されている。即ち６０２で示した
マイクロ命令は次に発生すべきベクトルのΔXの
符号をフリツプ・フロツプ５０８にセツトするた
めに、レジスタ１０６からレジスタ１０４を減算
するようにALU１０８に制御信号４２０を発生
し、また符号５４２をフリツプ・フロツプ５０８
にセツトするための制御信号４２１を発生する。
またマイクロ命令６０３はΔYの符号を、マイク
ロ命令６０４はΔX−ΔYの符号を各フリツプ・
フロツプ５０９，５１０にセツトするために、
ALU１０８に制御信号群４２０を発生し、各々
の符号５４２をフリツプ・フロツプ５０９，５１
０にセツトするための制御信号４２２，４２３を
発生する。同様に６０５〜６１１のマイクロ命令
は各々、Ｐ，Ｎ，Ｒ，XS，YS，XE，YEの値をレ
ジスタ５０１，５０２，５０６，４１４，４１
５，４１２，４１３にセツトするために、レジス
タ１０１，１０２，１０３，１０４，１０５，１
０６，１０７の値を母線１３０にスルーさせるよ
うな信号線群４２０を発生し、またセツトのため
の制御信号４２４，４２５，４２６，４２７，４
２８，４２９を発生する。また、マイクロ命令６
１２は条件信号４０２が有効のときはマイクロ命
令６１３を、無効のときはマイクロ命令６１２を
次に読み出すようマイクロ命令アドレス生成回路
１０９を制御する。即ち、ドツト発生が終了した
場合に条件信号４０２が有効となり６１３で示さ
れるマイクロ命令に制御が移り次の処理を実行可
能となる。
５１９にも供給されている。これらのゲートはオ
アゲート５１４，５１５を介してフリツプ・フロ
ツプ５１１〜５１３に接続されている。すなわち
オアゲート５１４は、フリツプ・フロツプ５１３
の反転出力とレジスタ５３６内の値Ｒの符号ビツ
トの、インバータ５０７による反転信号が入力さ
れている。したがつて、オアゲート５１４はΔX
−ΔY０又はｒ≧０のときに１を出力する。オ
アゲート５１５は、インバータ５０７の出力とフ
リツプ・フロツプ５１３の非反転出力とが入力さ
れている。したがつて、オアゲート５１５はΔX
−ΔY＜０又はＲ≧０のときに１を出力する。ナ
ンドゲート５１６はオアゲート５１４の出力と、
フリツプフロツプ５１１の反転出力と書き込みパ
ルス１３３が入力されている。したがつて、アン
ドゲート５１６の出力４０６が書込みパルス１３
３に応答して０となるのは、ΔX≧０かつ、ΔX
−ΔY≧０又はＲ≧０のときである。ナンドゲー
ト５１７は、ナンドゲート５１６と異なり、フリ
ツプ・フロツプ５１１の非反転出力が入力され
る。したがつて、書込みパルス１３３に応答して
ナンドゲート５１７の出力４０７が０となるの
は、ΔX＜０かつΔX−ΔY又はＲ０のときで
ある。ナンドゲート５１８はフリツプ５１２の反
転出力とオアゲート５１５の出力とが入力され
る。したがつて、その出力４０８が書込みパルス
１３３に応答して０となるのは、ΔY≧０かつ、
ΔX−ΔY＜０又はＲ０のときである。ナンド
ゲート５１９は、フリツプフロツプ５１２の非反
転出力が入力されている点で、ナンドゲート５１
８と異なる。したがつて、書込みパルス１３３が
入力されたとき、その出力４０９が０となるの
は、ΔY＜０かつ、ΔX−ΔY＜０又は、Ｒ０の
ときである。アンドゲート５１７，５１９はアド
レスをカウントダウンする（例えば第２図でPE
からPSにベクトルを発生する場合）に有効となる
ゲートであり、今の例では常に論理“０”とな
る。すでに述べたように今の例ではΔX，ΔY，
ΔX−ΔYはいずれも正であり、一方、１３３に
与えられた書込みパルスＴ１が前述のように発生
された時点ではレジスタ５３６には、１が書込ま
れていた。したがつて、ゲート５１６とゲート５
１８が有効になり、信号４０６と４０８が０にな
る。信号４０６と４０７はアドレスカウンタ１１
４に、信号４０８と４０９はアドレスカウンタ１
１５に入力されており、信号４０６と４０８はそ
れらが論理“０”から“１”に変つたときにカウ
ントア１１４，１１５にそれぞれカウントアツプ
を実行させ、信号４０７と４０９はそれらが
“０”から“１”に変つたときにそれぞれのカウ
ンタにカウント・ダウンを実行させる。今の場合
リフレツシユ・メモリ１１９に書き込みを終了し
た時点、即ち信号１３３が“１”から“０”に変
つたときに信号４０６と４０８が０から１に変わ
るので、アドレスカウンタ１１４と１１５の内容
はX1，Y1を示すことになる。また、この時点で
は比較回路１１６，１１７の出力はいずれも０な
ので、アンドゲート１１８から出力される信号１
３４は有効となつておらずフリツプ・フロツプ５
２０は以前としてセツト状態になつているため、
次の出力タイミング信号１３５が発生すると、第
７図中に示したＴ２の書き込みパルスによりリフ
レツシユメモリ１１９のアドレス（X1，Y1）に
１が書込まれる。この書き込み信号１３３が
“１”になつたとき、レジスタ５３６の値は−１
を示しており、ゲート４０６のみが有効となり、
アドレスカウンタ１１４，１１５の内容はX2，
Y1を示すことになる。また、これと同時にマル
チプレクサ５０３はレジスタ５３６の値が負であ
るため５２２の線を選択しており５３６には新し
い値３がセツトされる。更に次の書き込みパルス
Ｔ３が信号線１３５に印加されると、リフレツシ
ユメモリ１１９のアドレス（X2，Y1）に１が書
き込まれ、この書き込みが終了した時にレジスタ
５３６は１になり、信号線４０６，４０８が
“０”から“１”に変つたときにアドレスカウン
タ１１４，１１５がカウントアツプされてX3，
Y2を示すことになる。（X3，Y2）にドツトを発
生し終ると、フリツプ・フロツプ５２０は、信号
線５３１によりリセツト状態とされる。この状態
は信号線４０２を通してマイクロ命令アドレス作
成回路１０９に通知される。ここで、以上説明し
てきたドツト発生を行なつている間にも、制御記
憶１１０からは第６図６０２〜６１２で示された
マイクロプログラムの処理はドツト発生と時間的
に並行して実行されている。即ち６０２で示した
マイクロ命令は次に発生すべきベクトルのΔXの
符号をフリツプ・フロツプ５０８にセツトするた
めに、レジスタ１０６からレジスタ１０４を減算
するようにALU１０８に制御信号４２０を発生
し、また符号５４２をフリツプ・フロツプ５０８
にセツトするための制御信号４２１を発生する。
またマイクロ命令６０３はΔYの符号を、マイク
ロ命令６０４はΔX−ΔYの符号を各フリツプ・
フロツプ５０９，５１０にセツトするために、
ALU１０８に制御信号群４２０を発生し、各々
の符号５４２をフリツプ・フロツプ５０９，５１
０にセツトするための制御信号４２２，４２３を
発生する。同様に６０５〜６１１のマイクロ命令
は各々、Ｐ，Ｎ，Ｒ，XS，YS，XE，YEの値をレ
ジスタ５０１，５０２，５０６，４１４，４１
５，４１２，４１３にセツトするために、レジス
タ１０１，１０２，１０３，１０４，１０５，１
０６，１０７の値を母線１３０にスルーさせるよ
うな信号線群４２０を発生し、またセツトのため
の制御信号４２４，４２５，４２６，４２７，４
２８，４２９を発生する。また、マイクロ命令６
１２は条件信号４０２が有効のときはマイクロ命
令６１３を、無効のときはマイクロ命令６１２を
次に読み出すようマイクロ命令アドレス生成回路
１０９を制御する。即ち、ドツト発生が終了した
場合に条件信号４０２が有効となり６１３で示さ
れるマイクロ命令に制御が移り次の処理を実行可
能となる。
以上のようにしてベクトル発生中でも次のベク
トルのための準備を実行できる。本実施例ではレ
ジスタ構成が２段の場合について説明したが、レ
ジスタ４１２，４１３，４１４，４１５，５０
１，５０２，５０６を持たず、フリツプ・フロツ
プ５０８，５０９，５１０を持たない場合でも従
来の図形処理装置に比べ高速にベクトルを発生す
ることは可能であり、本発明の目的は達成され得
る。
トルのための準備を実行できる。本実施例ではレ
ジスタ構成が２段の場合について説明したが、レ
ジスタ４１２，４１３，４１４，４１５，５０
１，５０２，５０６を持たず、フリツプ・フロツ
プ５０８，５０９，５１０を持たない場合でも従
来の図形処理装置に比べ高速にベクトルを発生す
ることは可能であり、本発明の目的は達成され得
る。
以上、説明してきたように、本発明によれば１
マイクロ命令実行時間と同じ速度でドツトを発生
することが可能となり、従来の装置と比較して５
〜６倍高速にベクトルを発生することができる。
更に、ベクトルを発生している間にも、マイクロ
プログラム制御装置が自由に処理を行なえるた
め、次のベクトルを発生させる時に必要となる初
期値の設定を行なえることから更に高速化が可能
となるという効果がある。
マイクロ命令実行時間と同じ速度でドツトを発生
することが可能となり、従来の装置と比較して５
〜６倍高速にベクトルを発生することができる。
更に、ベクトルを発生している間にも、マイクロ
プログラム制御装置が自由に処理を行なえるた
め、次のベクトルを発生させる時に必要となる初
期値の設定を行なえることから更に高速化が可能
となるという効果がある。
第１図は従来の図形処理装置を示した図、第２
図は発生させるベクトルの例を示した図、第３図
は従来のドツト発生のためのマイクロプログラム
フローを示した図、第４図は本発明によるベクト
ル発生回路を含んだ図形処理装置を示した図、第
５図は本発明によるベクトル発生回路を示した
図、第６図は本発明によるベクトル発生回路を起
動するためのマイクロプログラムの例を示した
図、第７図はベクトル発生のタイミング・チヤー
トを示した図である。 ５０１…正の増分を保持するレジスタ、５０２
…負の増分を保持するレジスタ、５０４…加算
器、５０６…判別式の値を保持するレジスタ、５
１１…ΔXの符号を保持するフリツプ・フロツ
プ、５１２…ΔYの符号を保持するフリツプ・フ
ロツプ、５１３…ΔX−ΔYの符号を保持するフ
リツプ・フロツプ、５２０…ベクトル発生回路の
実行状態を示すフリツプ・フロツプ。
図は発生させるベクトルの例を示した図、第３図
は従来のドツト発生のためのマイクロプログラム
フローを示した図、第４図は本発明によるベクト
ル発生回路を含んだ図形処理装置を示した図、第
５図は本発明によるベクトル発生回路を示した
図、第６図は本発明によるベクトル発生回路を起
動するためのマイクロプログラムの例を示した
図、第７図はベクトル発生のタイミング・チヤー
トを示した図である。 ５０１…正の増分を保持するレジスタ、５０２
…負の増分を保持するレジスタ、５０４…加算
器、５０６…判別式の値を保持するレジスタ、５
１１…ΔXの符号を保持するフリツプ・フロツ
プ、５１２…ΔYの符号を保持するフリツプ・フ
ロツプ、５１３…ΔX−ΔYの符号を保持するフ
リツプ・フロツプ、５２０…ベクトル発生回路の
実行状態を示すフリツプ・フロツプ。
Claims (1)
- １ ベクトルを記憶する記憶手段と、該記憶手段
の記憶場所を示すアドレスカウンタ手段と該記憶
手段に情報を格納するための制御信号を発生させ
るためのマイクロプログラム制御手段と、該マイ
クロプログラムを貯蔵するための制御記憶手段と
を有し、ベクトルを発生させて上記記憶手段に記
憶する図形処理装置において、該マイクロプログ
ラムの制御によりセツトされる△Ｘの符号、△Ｙ
の符号、△Ｘと△Ｙとの差分の符号でベクトルの
方向を保持する第１の方向保持手段と、該ベクト
ルの２種類の増分を保持する第１の増分保持手段
と、ベクトルの判別式を保持する第１の判別式保
持手段と、該判別式の符号により該２種類の増分
のうち１つを選択するマルチプレクサと、該選択
された値と判別式の値を加算して順次更新するた
めの加算器と、該判別式の符号と該ベクトルの方
向を保持する手段の値によりアドレスカウンタの
カウントアツプ、ダウンを制御する手段と、該制
御手段の実行中を示す手段と、該判別式を保持す
る手段に初期設定値を入力するか加算器の結果を
入力するかを該実行中を示す手段により切り替え
るためのマルチプレクサとからなつており、該第
１の方向保持手段の入力がマイクロプログラム制
御によりセツトされる第２の方向保持手段の出力
と接続されており、ベクトルの２種類の増分を保
持する第１の増分保持手段の入力が、マイクロプ
ログラム制御によりセツトされる第２の増分保持
手段の出力と接続されており、ベクトルの判別式
を保持する第１の判別式保持手段の入力が該実行
中を示す手段により切り替えられるマルチプレク
サを介してマイクロプログラム制御によりセツト
される第２の判別式保持手段の出力と接続されて
おり、アドレスカウンタ手段の入力がマイクロプ
ログラム制御によりセツトされる第２のアドレス
カウンタ手段の出力に接続されており、判別式の
符号によりアドレスカウンタ手段のカウントアツ
プダウンを行つて該判別式を逐次更新しベクトル
を構成するアドレスを順次発生する間に第２の方
向保持手段と第２の増分保持手段と第２の判別式
保持手段と第２のアドレスカウンタ手段とに次の
ベクトルの初期値を設定することで高速に連続し
てベクトルの発生を可能としたことを特徴とする
図形処理装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57087946A JPS58205276A (ja) | 1982-05-26 | 1982-05-26 | 図形処理装置 |
| US06/497,575 US4580236A (en) | 1982-05-26 | 1983-05-24 | Graphic display apparatus with a vector generating circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57087946A JPS58205276A (ja) | 1982-05-26 | 1982-05-26 | 図形処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58205276A JPS58205276A (ja) | 1983-11-30 |
| JPH0570187B2 true JPH0570187B2 (ja) | 1993-10-04 |
Family
ID=13929051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57087946A Granted JPS58205276A (ja) | 1982-05-26 | 1982-05-26 | 図形処理装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4580236A (ja) |
| JP (1) | JPS58205276A (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4730261A (en) * | 1983-10-25 | 1988-03-08 | Ramtek Corporation | Solids modelling generator |
| US4692880A (en) * | 1985-11-15 | 1987-09-08 | General Electric Company | Memory efficient cell texturing for advanced video object generator |
| US4791595A (en) * | 1986-07-11 | 1988-12-13 | Tektronix, Inc. | Digital vector generation with velocity correction by tabulation of counter control signals |
| JPS6394623A (ja) * | 1986-10-09 | 1988-04-25 | Hitachi Ltd | 描画装置 |
| US4816814A (en) * | 1987-02-12 | 1989-03-28 | International Business Machines Corporation | Vector generator with direction independent drawing speed for all-point-addressable raster displays |
| US4808986A (en) * | 1987-02-12 | 1989-02-28 | International Business Machines Corporation | Graphics display system with memory array access |
| US4837563A (en) * | 1987-02-12 | 1989-06-06 | International Business Machine Corporation | Graphics display system function circuit |
| EP0305034B1 (en) * | 1987-07-30 | 1995-11-22 | Tektronix, Inc. | Method and apparatus for incremental computation of a linear function |
| US4951230A (en) * | 1987-10-26 | 1990-08-21 | Tektronix, Inc. | Method and apparatus for tiling an image |
| US5070466A (en) * | 1988-11-01 | 1991-12-03 | Honeywell Inc. | Digital vector generator apparatus for providing mathematically precise vectors and symmetrical patterns |
| US5422991A (en) * | 1992-09-22 | 1995-06-06 | International Business Machines Corporation | Parallel vector generator and triangle generator incorporating same |
| US5627956A (en) * | 1995-01-31 | 1997-05-06 | Compaq Computer Corporation | Run slice line draw engine with stretching capabilities |
| KR20160011015A (ko) * | 2014-07-21 | 2016-01-29 | 에스케이하이닉스 주식회사 | 어드레스 생성회로 및 이를 포함하는 메모리 장치 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5528139A (en) * | 1978-08-15 | 1980-02-28 | Nec Corp | Vector production circuit |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3883728A (en) * | 1973-02-23 | 1975-05-13 | Ibm | Digital vector generator |
| US3906480A (en) * | 1973-02-23 | 1975-09-16 | Ibm | Digital television display system employing coded vector graphics |
| US4163286A (en) * | 1977-11-14 | 1979-07-31 | The United States Of America As Represented By The Secretary Of The Navy | Digital plotting system for displaying straight line information |
| US4272808A (en) * | 1979-05-21 | 1981-06-09 | Sperry Corporation | Digital graphics generation system |
| US4491836A (en) * | 1980-02-29 | 1985-01-01 | Calma Company | Graphics display system and method including two-dimensional cache |
| SE423758B (sv) * | 1980-09-29 | 1982-05-24 | Asea Ab | Styrenhet for ett presentationsorgan |
-
1982
- 1982-05-26 JP JP57087946A patent/JPS58205276A/ja active Granted
-
1983
- 1983-05-24 US US06/497,575 patent/US4580236A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5528139A (en) * | 1978-08-15 | 1980-02-28 | Nec Corp | Vector production circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| US4580236A (en) | 1986-04-01 |
| JPS58205276A (ja) | 1983-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950012080B1 (ko) | 표시 제어 장치 | |
| US3328768A (en) | Storage protection systems | |
| JPH0570187B2 (ja) | ||
| JPS6131489B2 (ja) | ||
| US3302183A (en) | Micro-program digital computer | |
| JPS63198174A (ja) | 図形処理装置 | |
| EP0377976B1 (en) | Microcode control apparatus utilizing programmable logic array circuits | |
| JPH0414385B2 (ja) | ||
| GB1600442A (en) | Method and arrangement for calculating linking addresses for microinstructions to be executed in a control memory of a data-processing system | |
| EP0143351B1 (en) | Memory device with a register interchange function | |
| JPH03196188A (ja) | 情報処理装置の表示方式 | |
| US3530439A (en) | Computer memory address generator | |
| JPS6057593B2 (ja) | 文字パタ−ン処理方式 | |
| US3268874A (en) | Computer multi-register linkage with a memory unit | |
| JPH02123470A (ja) | ブールラスター演算を実行する装置 | |
| EP0359255A2 (en) | Pattern data generating system | |
| JPS5882296A (ja) | ドツトマトリクス表示方式 | |
| JPS642953B2 (ja) | ||
| US3763475A (en) | Stored program computer with plural shift register storage | |
| JPS5932819B2 (ja) | アドレス制御装置 | |
| KR940001013B1 (ko) | 영상처리 장치 및 그것을 사용하는 시스템 | |
| JPH04211826A (ja) | プログラム演算装置 | |
| JPH0743649B2 (ja) | 演算回路 | |
| Lee | The Memory | |
| JP2007122209A (ja) | ３次元グラフィックス描画装置、その方法及びプログラム |