SU1233160A1 - Устройство дл вычислени логических функций - Google Patents

Abstract

Изобретение относитс  к области автоматики и вычислительной техники. Цель изобретени  - повышение быстродействи . Устройство представл ет собой сложную структуру, включакнцую такие блоки, как блок выбора функции и блок управлени , имеющие специфику в схемном выполнении, характерную дл  решени  данной задачи. Изобретение может быть использовано дл  управлени  технологическими процессами, алгоритмы которых описьшаютс  логическими функци ми, а также дл  моделировани  цифровых устройств с целью их проверки и диагностики. 2 з.п. ф-лы, 6 ил. о S (Л

Description

«1

Изобретение относитс  к вычислительной технике и автоматике и может быть дюпользовано дп  управлени  технологическими процессами, алгоритмы которых описьшаютс  логическими функци ми, а также дл  моделировани  цифровых устройств с целью их проверки и диагностики.

Цель изобретени  - повышение быстродействи  вычислени  логических функ ций.

На фиг, 1 представлена структурна  схема устррйства дл  вычислени  логических функций; на фиг, 2 - структурна  схема блока выбора функции; на фиг. 3 и 4 - структурна  схема операционного блока; на фиг, 5 - структурна  схема блока управлени ; на фиг.6 временна  диаграмма работы устройства .

Устройство (фиг, 1) содержит регистр 1 новых значений входных сигналов , регистр 2 новых значений выходных сигналов, регистр 3 старых значений входных сигналов, регистр 4 ста- рьгх значений выходных сигналов, первый 5 и второй 6 элементы КПИ,бйок 7 выбора функции, первьй 8 и второй 9 блоки пам ти, операционный блок 10, блок 11 управлени , группу 12 элемен тов И, первую 13 и вторую 14 группы элементов ИСКЛЮЧАШЩЕ ИЛИ,

Блок 7 выбора функции (фиг, 2) содержит первую 15 и вторую 16 группы триггеров, первую 17 и вторую 18 груп

пы элементов И, группу 19 элементов задержки, элемент ИЛИ 20 и элемент 2 задержки.

Операционный блок 10 (фиг, 3 и 4) содержит схему 22 сравнени ,, счетчик 23, регистр 24 числа инструкций,регистры 25 инструкций, дешифратор 26, регистр 27 операций, первьй 28 и вто рой 29 дешифраторы операндов, первьй 30 и второй 31 дешифраторы адресов, регистр 32 промежуточных переменных, дес ть групп 33-42 элементов И,три группы 43-45 элементов ИЛИ, шестнадцать элементов 46 - 61 И и шесть элементов 62 - 67 ИЛИ.

Блок 11 управлени  (фиг. 5) содержит генератор 68 импульсов, п ть тригеров 69 - 73, дев ть элементов И 74 - 82, три элемента 83 - 85 задержки , распределитель 86 импульсов и четыре элемоита ИЛИ 87 - 90.

Устройство работает следующим об- pasoNf.

602

Алгоритм работы устройства основан ка выполнении последовательности операций, обеспечивающей вычисление только тех логических функций из системы логических функций (СЛФ), в которые вход т переменные, изменившие свои значени ,

СЛФ5 вычисл емые устройством, могут иметь ЛИД

V. (t,bf,rxH4,/,jn

, i;Vp(t,.,),P4,;

,(i-J, ZM,m , К,, . Рфг

де

к

t

к

- врем  начала вьшолне- ни  очередного к-го

; шага вычислени  логических функций;

-ц -1 входные переменные, прин тые на (к-1)м шаге;

у (t ) - выходные переменные, выданные на (к-1)-м. шаге:

выходные переменные, вычисл емые на (к- 1)-м шаге, которые в начале к-го шага выдаютс  с выхода устройства .

W

Дл  определени  вычисл емьгх на текущем шаге работы устройства логических функций (ЛФ) необходимо фиксировать старые и новые состо ни  входных и выходных переменных, дл  чего ввод тс  векторы W и VJ, :

J 1, h т) , W -{о/ J П, .V h } ,

W

Значени  элементов векторов W и W хран тс  в разр дах регистров 3,4 и 1,2 соответственно. Векторы W состо т каждьй из двух компонент: W, х , у ., ц f х , у J . Изменение значе ний входньгх переменных х, ,, поступивших в начале текущего шага, по отношению к входным переменным х , сохранившимс  с предьщущего шага, а также изменение значений выходных переменных у , сформированных в конце предшествующего шага и переданных на текущий щаг, по отношению к входным переменным у , хран щимс  с предшествующего шага (с момента передачи у : на предшествующем шаге), опреотличные от нул  значени 

УН дел  ют

элементов компонент х и у вектора , j 1,n+m}.Переменные, изменившие свои значени  по отношению к предшествующим значени м, фиксируютс  единицами на соответствующих выходах первой группы 13 и второй группы 1А элементов ИСКЛЮЧАЩЕЕ ИЛИ и определ ютс  по следукдцему правилу

cj.oj ©uj

J J J

j : 1 , h-t- h-1

Вьтолнение операции суммировани  по модулю два осуществл етс  в устройстве с использованием двух групп элементов ИСКЛЮЧАЩЕЕ ИЛИ. Дл  определени  номеров функций СЛФ, вычисл емых на текущем шаге, формируетс  матрица вхождений М размерности nx(n+m).Элемент матрицы равен 1 если в логическую функцию дл  вьиис лени  у входит переменна  х ,j

4.«J

1,п или переменна  у , j п+1 п+т В противном случае m . 0. Со тавленна  таким образом матрица входений М хранитс  в первом блоке 8 пам ти. Решаемые на текущем шаге ЛФ определ ютс  отличными от нул  элементами вектора решаемых ЛФ

, .TT;;;} .

Вектор W определ етс  в результате выполнени  операции

W-MxUI,

котора  в предлагаемом устройстве реализована применением пам ти ассоциативного типа, когда в блоке 8 за фиксированы ассоциативные признаки, соответствующие элементам матрицы вхождений М, и подача на вход блока 8 сигналов с выхода первой группы 13 и второй группы 14 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ позвол ет на его выходе получить значени  элементов век- тора W , которые фиксируютс  в бло- ке 7 выбора функции. В соответствии с определенными по приведенному правилу элементами вектора Wp осуществлетс  последовательное вьгчисление ЛФ по определению значений у , если

р , „

uOj f 0. При этом адрес вычисл емой

ЛФ однозначно определ етс  номером

0

5

0

разр да блока 7, дп  которого.j 0, В соответствии с таким адресом вьмис- л ема  функци  из блока 9 пам ти передаетс  в операционный блок 10.После того, как вычислены ЛФ, дл  которых uJ f О, текущий шаг работы ройства завершаетс  окончанием формировани  нового слова выходной информации у и устройство переходит на прием очередного нового слова входной информации х , а с выхода устройства вьздаетс  сформированное слово-.выходной информации. Последовательность обработки информации по шагам с момента пуска устройства при W О и наличии вычисл емых функций (случаи 1/Wj, 0; О, вычисл емые функции отсутствуют - S О, и не представл ют интереса,так как устройство вновь обращаетс  за входной ин- фЬрмацией и подтверждает выходные сигналы до тех пор,пока не по вл ютс  изменени  входной информации) можно представить таким образом: Нулевой шаг х° , х° . у

У/.

X V

- «5„ кЬЯ

0;

шаг

1) 2)

в«

Х

X

т

У,

УС.

3) при ,

X

Чх

У У

- н

4) при Si 1, вычисл ем СЛФ и формируем

У. ;

1)

(ЬХ

УН

вых

2)

М7,М

/74 XH (± X,

иу.н

у

с.Т

1,

ст

п

УН

с т

вычисл вх 1,

и формируем

. (Ч

X

в«

вых

2) х;;„ x:®x:v ,

yj;. -У:®У.:

3), при S, 1 ,

X.

УС,

, У«

j

4) .при S 1 , вычисл ем СЛФ и формируем У , . и т.д.

Дл  третьего шага , х , ,

Н из« MjM

yj имеют следующий смысл:

х - входное слово, полученное в начале текущего (третьего) шага из внешней среды (х ); х - отв из

ражает изменение полученного значени  х по отношению к значению х , сохранившемус  с предьщущего шага: у - отражает изменение сформиро- ванного в конце предьщущего шага

значени  у

по отношению к значению

у , сохранившемус  с предыдущего шага; - выходное слово, сформированное в конце текущего шага, которое в начале следующего шага вьщает- с  во внешнюю среду, как реакци  на входное воздействие, поступившее в начале текущего щага.

По сигналу Пуск запускаетс  блок 11 управлени  и начинает выраба тьюать управл ющие сигналы 1 (фиг. 6). Импульсом „ устанавливаютс  в исходное нулевое состо ние триггеры первой 15 и второй 16 групп блока выбора функции (фиг. 2), триггеры 71 - 73 в блоке 11 управлени  (фиг. 5), регистр 1 новых значений входных сигналов, регистр 2 новых значений выходных сигналов, регистр 3 старых значений входных сигналов и регистр 4 старых значений выходных сигналов (фиг. 1). В начале каждого нового шага в регистре 2 новых значений выходных сигналов записаны значени  в.1ходных сигналов, соответ- ствуюшл е oKoH TaiiHio предшествующего

шага, а в регистре 3 старых значений входных сигналов и в регистре 4 старых значений выходных сигналов - на- 5 чалу предшествующего шага.Если первый элемент ИЛИ 5 не зафиксировал измене- н:ий входнкгх и (или) выходных сигналов т.е. S., 0, и если на выходе второго элемента ШШ 6 S 0, то блок 1 1 з прав0 лени  выдает управл ющие сигналы 1 , до тех пор, пока не зафиксированы изменени  входной и (или) выходной информации . По сигналу I производитс  прием очередного нового слова вход5 ной информации в регистр 1 новых значений входных сигналов и выдача с выхода группы 12 элементов И слова в)1ходной информации, сформированного на предшествующем шаге в регистре 2

0 новых значений выходных сигналов, а также установка через элемент задержки в соответствии с состо нием признака S триггера 71 и сброс в нуле-- вое состо ние триггера 72 в блоке 11

5 управлени . Наличие либо отсутствие изменений входной и (или) выходной информациипосто нно фиксируетс  элементом ИЛИ 5, который через первую 13 и вторую 14 группы элементов ИС0 КПРШОЦЕЕ ИЛИ св зан с регистрами

1-4 старых и новых значений вход- . ной и выходной информации. Сигналом Ij осуществл етс  опрос первого блока 8 пам ти и занесение результатов

опроса на вторую группу триггеров 16 блока 7 выбора функции, передача содержимого регистров новых значений входных 1 и выходных 2 сигналов - соответственно в регистры старых

д значений входных 3 и выходных 4 сигналов , сброс триггера 71 и через элемент задержки его установка - в соответствии с состо нием признака

S триггера 72. Если S О,т.е.

5 нет вычисл емых ЛФ, то следующим

сигналом на выходе блока 11 управлени   вл етс  сигнал I, , если же S 1, т.е. есть вычисл емые ЛФ, то вырабатываетс  управл ющий сигнал 1 .

0 По сигналу Ij с выходов элементов И

группы 18 блока 7 вьщаетс  сигнал выборки-функции из второго блока 9 пам ти, а с выходов триггеров группы 15 блока 7 - разрешение на прием ре- 5 зультата вычислени  функции в тот

разр д регистра 2, номер которого соответствует HoMepV вычисл емой функции , устанавливаютс  в нулевое сое71

то ние счетчик 23 и регистр 32 промежуточных переменных и в единичное состо ние триггер 71 блока 11 управлени . Сигнал 1 производит передачу инструкции, номер которой соответст- вует числу в счетчике 23, котора  выбираетс  дешифратором 26, на входы регистра 27 операций, первого 30 и второго 31 дешифраторов -адреса. Дешифратор 26 выбирает также разр д в ре- гистре 32 промежуточных переменных, номер которого соответствует номеру выбранной инструкции, дл  приема промежуточного результата. При сигнале Несравнение, т.е. S О, из блока 11 управлени  выдаетс  далее сигнал Ij, по которому производитс  занесение результата выполненной инструкции в подготовленный дл  приема разр д регистра 32 промежуточных пере- менных и прибавл етс  единица в младший разр д счетчика 23. В случае по влени  сигнала Сравнение после прибавлени  очередной единицы, т.е. S, 1 , очередной сигнал I , помимо указанных действий, производит установку в единичное состо ние триггера 73 и сброс в нулевое состо ние триггера 71 в блоке 11 управлени . Тогда следующим управл ющим сигналом  вл - етс  1,который производит занесение результата выполненной инструкции в подготовленный дл  приема разр д регистра 2 новых значений выходных сигналов, сбрасывает в нулевое состо ние триггеры группы 15 блока 9 и триггер 73 блока 11, устанавливает в соответствии с признаком S триггер 72 блока 11,т.е. либо подтверждает единичное состо ние, в случае если есть еще вычисл емые ЛФ, либо сбрасывает в нулевое состо ние в противном случае. Таким образом, до выдачи сигнала со схемы 22 сравнени  производитс  поочередное выполнение всех ин- струкций вычисл емой ЛФ. При выполнении последней инструкции выдаетс  сигнал со схемы 22 сравнени  и результат попадает п регистр 2 новых значений выходных сигналов. Затем процесс вычислени  СЛФ повтор етс  дл  очередной функции до тех пор, пока не вычисл ютс  все функции. Тогда триггеры 71-73 блока 11 оказьгеаютс  в нулевом состо нии и перевод т блок 11 управлени  на выдачу сигналов дл  приема очередного входного и выдачу полученного выходного слова. Останов

j ю f5 20 25 .j- 0 5 0 5 5

1608

устройства может производитьс  в любой момент его работы нажатием кнопки Стоп.

Claims (3)

1. Устройство дл  вычислени  логических функций, содержащее регистр новых значений входных сигналов, регистр новых значений выходных сигналов , регистр старых значений входных сигналов, регистр старых значени выходных сигналов, первый и второй элементы ИЛИ, блок выбора функции, два блока пам ти, операционный блок, блок управлени , отличающее- с   тем, что, с целью повьшени  быстродействи , в него введены группа элементов И, две группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, причем выходы элементов И группы соединены с выходами результата устройства, информационный вход регистра новых значений входных сигналов соединен с информационным входом устройства, выход регистра старых значений входных сигналов соединен с первыми вхсдамц элементов ИСКЛЮЧАЮЩЕЕ ИЛИ первой группы выходы которых соединены с первой группой входов первого элемента ИЛИ и первой группой информационных входов первог о блока пам ти, выход регистра новых значений входных сигналов соединен с вторыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ первой группы и с входом регистра старых значений входных сигналов, выход регистра новых значений выходных сигналов соединен с первыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ второй группы и с входом регистра старых значений выходных сигналов , выход которого соединен с вторыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ t второй группы, выходы которых соединерш с второй группой входов первого элемента ИЛИ и с второй группой ин- формационных входов первого блока пам ти, выход которого соединен с информационным входом блока выбора функции, первый выход которого соединен с входом второго элемента РШИ, второй выход - с управл ющим входом записи регистра новых значений выходных сигналов, третий выход - с адресным входом второго блока пам ти,вход инструкций операционного блока соединен с выходом второго блока пам ти, первый, второй, и третий информацион

9

иые входы операционного блока соединены соответственно с выходами ре-- гистров старых значений выходных сигналов , новых значений входных сигналов и новых значений выходных сигна лов, выход результата операционного блока соединен с информационным входом регистра новых значений выходных сигналов, вторые входы элементов И группы соединены с выходом регистра новых значений выходных сигналов, выход сброса блока управлени  соединен с входом сброса блока выбора функции и входами сброса регистров старых и новых значений входных и выходных сигналов, выход управлени  записи блока управлени  соединен с первыми входами элементов И группы и синхровходом регистра новых значений входных сигналов, первый выход тактовых импульсов блока управлени  соединен с синхровходами регистров старых; значений входных и выходных сигналов и первым синхровходом блока выбора функции, второй выход тактовы импульсов блока управлени  соединен с вторым синхровходом блока выбора функции и первым синхровходом операционного блока, третий выход тактовых импульсов блока управлени  соеди нен с вторым синхровходом операционного блока, четвертый выход тактовых импульсов блока управлени  соединен с третьим синхровходом операционного блока, п тый вь1ход тактовых импульсов блока управлени  соединен с трет им синхровходом блока выбора функции и четвертым синхровходом операционного блока, входы запуска и останова блока управлени  соединены соответственно с входами запуска и останова устройства, первьй, второй и третий входы признаков блока управлени  соединены соответственно с выходами первого и второго элементов ИЛИ и с выходом признака окончани  работы операционного блока, причем операционный блок содержит схему сравнени , счетчик, регистр числа инструкций , регистры инструкций, дешифратор регистр операций, два дешифратора операндов, два дешифратора адресов, регистр промежуточных переменных, дес ть групп элементов И, три группы элементов ИЛИ, шестнадцать элементов ,И и шесть элементов ИЛИ, причем первый вход схемы сравнени  соединен с выходом регистра числа инструкций.

10

15

20

33

j 5 g g j

5

0

5

второй - с выходом счетчика, вь хол схемы сравнени  соединен с выходом признака окончани  работы операционного блока, вход дешифратора соединен с выходом счетчика, вход сброса счетчика соединен с первым синхровходом операционного блока, входы регистра числа инструкций и регистров инструкций соединены с входом инструкций операционного блока, первые входы элементов И первой группы соединены с вторым синхровходом операционного блока, вторые входы элементов И первой группы соединены с выходами регистров инструкций, третьи входы с соответствующими выходами дешифратора , а выходы - с входами соответст - вующих элементов ИЛИ первой, второй и третьей подгрупп первой группы, выходы которых соединены с входами соответственно регистра операций,первого и второго дешифраторов адреса, выходы элементов И второй группы соединены с входа1чи регистра промежуточных переменных, первьй, второй и третий информационные входы операционного блока соединены с первыми входами элементов И соответственно третьей и четвертой, п той и шестой, седьмой и восьмой групп, первые входы элементов И дев той и дес той групп соединены с выходами регистра проме;куточных переменных, вторые входы элементов И третьей, п той, седьмой и дев той групп соединены с вы- ходам1Я первого дешифратора адреса, вторые входы элементов И четвертой, тестой, восьмой и дес той групп соединены с выходами второго дешифратора адреса, первые входы первого,второго , третьего и четвертого элементов И соединены с выходами первого дешифратора операндов, первые входы п того, шестого, седьмого и восьмого элеме нтов И соединены с выходами второго дешифратора операндов, выходы элементов И третьей, п той, седьмой и дев той групп соединены с входами элементов ИЛИ второй группы,выходы которых соединены с вторыми входами первого, второго, третьего и четвертого элементов И, выходы кото- рьгх соединены с входами первого элемента ИЛИ, пр мой и инверсный выходы которого соединены с первыми входами соответственно дев того и дес того элементов И , выходы которых соединены с входами второго элемен

II.

Я ШШ, выходы элементов И четвертой пестой, восьмой и дес той групп соединены с входами элементов ИЛИ треть группы, выходы которых соединены вторыми входами п того, шестого, | едьмого и восьмого элемеытов И, выходы которых соединены с входами третьего элемента ИЛИ, пр мой и инверсный выходы которого соединены с первыми входами соответственно одиннадцатого и двенадцатого элементов И, выходы которых соединены с входами четвертого элемента ИЛИ, первый вход п того элемента ИЛИ соединен с выходом второго элемента ИЛИ, второй вход - с выходом четвертого элемента ИЛИ, а выход - с первым входом тринадцатого элемента И, выход которого соединен с первым входом шестого элемента ИЛИ, первьй вход четырнадцатого элемента И соединен с выходом второго элемента ИЛИ, второй вход - с выходом четвертого элемента ИЛИ, а выход - с первым входом п тнадцатого элемента И, выход кото- рого соединен с вторым входом шестого элемента ИЛИ, пр мой и инверсны выходы первого разр да регистра операций соединены с вторыми входами соответственно тринадцатого и п тнадцатого элементов И, пр мой и инверсньш выходы второго разр да регистра операций соединены с .вторыми входами соответственно дев того и дес того эле ментов И, пр мые выходы третьего и четвертого разр дов регистра операций соединены с входами первого дешифратора операндов, пр мой и инверсный выходы п того разр да регистра операций соединены с вторыми входами соответственно одиннадцатого и двенадцатого элементов И, пр мые выходы шестого и седьмого разр дов соединены с входами второго дешифратора операндов , первые входы элементов И второй группы соединены с третьим син- хровходом операционного блока и счетным входом счетчика, вторые входы - с вьгходами дешифратора, третьи входы - с выходом шестого элемента ИЛИ,

синхровход записи регистра промежуточных переменных соединен с первым синхровходом операционного блока,первый вход шестнадцатого, элемента И соединен с выходом шестого элемента ИЛИ, второй вход - с четвертым син- хровходом операционного блока, а выход - с выходом результата операционного блока.

10

15

20

33

, 25

0

0

0

5

2. Устройство по п. 1 , о т .4 и- чающеес - тем, что блок выбора функции содержит две группы триггеров , две группы элементов И, группу элементов задержки, элемент ИЛИ, элемент задержки, причем выход элемента ИЛИ соединен с нулевыми входами триггеров первой группы, выход i-ro элемента И первой группы соединен с первым входом(L+I)-го элемента И первой группы и первым входом (i + 1)-го элемента И второй группы, i 1, m - 1; m - число вычисл емых функций), первьй вход последнего элемента И второй группы соединен с выходом последнего элемента И первой группы, вторые входы элементов И первой и второй групп соединены соответственно с инверсными и пр мыми выходами триггеров второй группы, пр мые выходы триггеров второй группы объединены и соединены с первым выходом блока, пр мые выходы триггеров первой группы объединены и соединены с вторым выходом блока, выходы элементов И второй группы соединены с единичньми входами соответствующих триггеров первой группы и соединены с третьим выходом блока, а через элементы задержки группы - с первыми нулевыми входами триггеров второй группы, инфор мационные входы триггеров второй группы объединены и соединены с информационным входом блока , вход сброса блока соединен с первым входом элемента ИЛИ и вторыми нулевыми входами триггеров второй группы, первьй синхровход блока соединен с синхровходами триггеров второй группы, второй - с входами первых элементов И первой и второй групп, третий - через элемент задержки с вторым входом элемента ИЛИ.

3. Устройство по п. 1, о т л и- чающеес  тем, что блок управлени  содержит генератор импульсов, п ть триггеров, дев ть элементов И,, три элемента задержки, распределитель импульсов, четьфе элемента ИЛИ, причем выход генератора импульсов соединен с первыми входами первого и второго элементов И,второй вход первого злемента И соединен с пр мым выходом первого триггера, а выход - с первыми входами первого, второго и четвертого элементов ИЛИ и через первый элемент задержки - с нулевым входом первого триггера, второй вход второго элемента И соединен с инвер 1

сным выходом первого триггера, третий вход - с. пр мым вьтходом второго триггера, а выход - с входом распределител  импульсов, первый вход признаков блока соединен с информацион - иым входом третьего триггера, второй - с информа11 1онпым входом четвертого триггера, третий - с первым вхо- дом третьего элемента И и с информационным входом п того триггера,выход четвертого элемента И соединен с вторым входом первого элемента РШИ и через второй элемент задер жки - с син- хровходом третьего триггера,выход п того элемента И соединен с вторым BXO дом второго элемента ИЛИ и через третий элемент задержки - с первым входом третьего элемента ИЛИ, выход шестого элемента И соединен с единичным входом третьего триггера,, выход седьмого элемента И соединен с вторым входом третьего элемента И и с синхровходом п того триггера выход третьего элемента И соединен с третьим входом второго элемента ИЛИ,первый выход распределител  импульсов соединен с первыми входами четвертого,шестого ,восьмого и дев того элементов И второй выход.распределител  импульсов соединен с первыми входами п того и седьмого элементов И, вторые входы четвертого, шестого, дев того элементов И соединены с инверсным выходом третьего триггера, вторые входы п того , седьмого и восьмого элементов И -

60i 4

с пр мым выходом третьего триггера, третьи входы четвертого и п того элементов И соединены с инверсным выходом четвертого триггера, третьи входы шестого, седьмого, восьмого и дев того элементов И - с пр мым выходо четвертого триггера, четвертые входы шестого и дев того элементов И группы - соответственно с инверсным и пр мым выходами п того триггера, выход дев тс1го элемента И группы соединен с вторыми входами третьего и четвертого элементов ИЛИ, нулевой вход третьего триггера соединен с выходом второго элемента ИЛИ, нулевой вход четвертого триггера соединен с выходом первого элемента ИЛИ, синхровход четвертого триггера соединен с выходом третьего элемента ИЛИ, нулевой вход п того триггера соединен с выходом четвертого элемента ИЛИ,вход запуска блока соединен с единичными )зходами первого и второго триггеров и с входом генератора импульсов,вход остано,а блока соединен с нулевым входом второго триггера, выход сброса блока соединен с выходом первого элемента И, выход управлени  записи блока соединен с выходом четвертого элемента И, первый, второй, третий, четвертый и п тый выходы тактовых импульсов блока соединены соответственно с выходами п того, шестого, седьмого, восьмого и дев того элементов И,

Фи& f

i..g..:

/ k

(

LM

-3 /

I 24 25 j I 25 I i 25 (

-dLJI

nn Гз5

S

X

Пз1

т

Фиг.З

Фиг. 2

I

Ф N Г

n Гз5

I

у V Ч

X

з1

J US.

I

ши

т

л

Пуск Стоп. Bbi)i63 Яш. 7 Выкб8 16ш.86

гбш.ве

fib/xTV io Вш. 77 J,

ВЫ)(

Ij Вых 801 Вых. 81 Is Вы. 821

Вык. 71 75, Вых. BbJK. 7Щ Вых. 5 S, Яь;х.5 52 6WX.22S7

Составитель О.Мороз Редактор Н.Рогулич Техред О.Сопко Корректор Л.Пилипенко

Заказ 2772/51 Тираж 671 Подписное ВНИИГШ Государственного комитета СССР по 11елам изобретений и о-ткрыткй 113035, Москва, Ж-35, Раушска  наб., д. 4/5

Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4

Ф143.6