JPS6119181B2 - - Google Patents
Info
- Publication number
- JPS6119181B2 JPS6119181B2 JP2600579A JP2600579A JPS6119181B2 JP S6119181 B2 JPS6119181 B2 JP S6119181B2 JP 2600579 A JP2600579 A JP 2600579A JP 2600579 A JP2600579 A JP 2600579A JP S6119181 B2 JPS6119181 B2 JP S6119181B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- display
- tuning
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000006243 chemical reaction Methods 0.000 claims description 9
- 230000004044 response Effects 0.000 claims description 2
- 230000010355 oscillation Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J5/00—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner
- H03J5/02—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with variable tuning element having a number of predetermined settings and adjustable to a desired one of these settings
- H03J5/0245—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form
- H03J5/0254—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being transfered to a D/A converter
- H03J5/0263—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being transfered to a D/A converter the digital values being held in an auxiliary non erasable memory
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Circuits Of Receivers In General (AREA)
Description
【発明の詳細な説明】
本発明は手動にて選局している間自動的に表示
回路を受信周波数表示にするようにした電子同調
受信機の表示切換回路に関する。
回路を受信周波数表示にするようにした電子同調
受信機の表示切換回路に関する。
電子同調受信機において手動にて選局を行い、
その選局によつて得られた結果をプリセツトする
ことは本件出願人が先きに提出した特願昭53−
32219号明細書及び図面に記載するところであ
る。斯る電子同調受信機においては、手動にて選
局を行うとそれに応じてプリセツト用のカウンタ
もカウントされるので、そのカウントされた値を
メモリに記憶すればプリセツトされる。
その選局によつて得られた結果をプリセツトする
ことは本件出願人が先きに提出した特願昭53−
32219号明細書及び図面に記載するところであ
る。斯る電子同調受信機においては、手動にて選
局を行うとそれに応じてプリセツト用のカウンタ
もカウントされるので、そのカウントされた値を
メモリに記憶すればプリセツトされる。
ところで前記カウンタを手動選局に対応してカ
ウントするには手動選局によつて得られる選局電
圧とカウンタの出力をＤ−Ａ変換した直流電圧と
を電圧比較回路に加え、そのパルス出力信号のパ
ルス幅を弁別して行なつている。
ウントするには手動選局によつて得られる選局電
圧とカウンタの出力をＤ−Ａ変換した直流電圧と
を電圧比較回路に加え、そのパルス出力信号のパ
ルス幅を弁別して行なつている。
本発明は前記パルス出力信号を利用して表示回
路を受信周波数表示と時刻表示との切換えを行な
わんとするものである。
路を受信周波数表示と時刻表示との切換えを行な
わんとするものである。
以下本発明を図面に従つて説明をする。
第１図において１はFMラジオ受信機である。
アンテナ２に受信された信号は、高周波増幅回
路３で増幅され、混合回路４で局部発振回路５か
らの信号と混合されて中間周波信号に変換され
る。
路３で増幅され、混合回路４で局部発振回路５か
らの信号と混合されて中間周波信号に変換され
る。
しかして、前記中間周波信号は中間周波増幅回
路６で増幅され、復調回路７で復調されて低周波
増幅回路８及びスピーカ９を介して放音される。
路６で増幅され、復調回路７で復調されて低周波
増幅回路８及びスピーカ９を介して放音される。
さらに第１図において、１０はコントロール回
路でカウント動作によりアツプ方向又はダウン方
向に変化する多ビツトデジタル信号を発生するア
ツプダウンカウンタ１１、前記多ビツトデジタル
信号をアナログ選局信号に変換するＤ−Ａ変換回
路１２、前記アツプダウンカウンタ１１を制御す
る制御回路１３、前記アツプダウンカウンタ１１
を予め希望した放送信号が直ちに受信できるよう
にプリセツトするためのメモリ１４、該メモリ１
４のアドレスを指定するアドレス指定回路１５と
チヤンネル指定ボタン１６よりなる。１７は選局
用の可変抵抗器で、前記Ｄ−Ａ変換回路１２とス
イツチ１８にて切換えられる。
路でカウント動作によりアツプ方向又はダウン方
向に変化する多ビツトデジタル信号を発生するア
ツプダウンカウンタ１１、前記多ビツトデジタル
信号をアナログ選局信号に変換するＤ−Ａ変換回
路１２、前記アツプダウンカウンタ１１を制御す
る制御回路１３、前記アツプダウンカウンタ１１
を予め希望した放送信号が直ちに受信できるよう
にプリセツトするためのメモリ１４、該メモリ１
４のアドレスを指定するアドレス指定回路１５と
チヤンネル指定ボタン１６よりなる。１７は選局
用の可変抵抗器で、前記Ｄ−Ａ変換回路１２とス
イツチ１８にて切換えられる。
１９は前記Ｄ−Ａ変換回路１２と可変抵抗器１
７とからの直流信号を比較する電圧比較回路、２
０は前記電圧比較回路１９よりのパルス信号のパ
ルス幅を弁別するパルス幅弁別回路、２１は受信
周波数表示又は時刻表示を行う表示回路である。
７とからの直流信号を比較する電圧比較回路、２
０は前記電圧比較回路１９よりのパルス信号のパ
ルス幅を弁別するパルス幅弁別回路、２１は受信
周波数表示又は時刻表示を行う表示回路である。
次に本発明の動作を説明する。
先ずスイツチ１８を図示の状態に切換えて手動
選局状態にする。そして手動でもつて可変抵抗器
１７を調整すると、ラジオ受信機１の高周波増幅
回路３及び局部発振回路５に加えられる直流選局
電圧が増加又は減少し選局を行う。このときアツ
プダウンカウンタ１２はカウントされ、その出力
信号を変化させる。前記出力信号はＤ−Ａ変換回
路１２で直流信号に変換される。変換されたDA
変換電圧Ａは前記直流選局電圧Ｂとともに電圧比
較回路１９に加えられる。この状態を示したのが
第３図で、非選局時は直流選局電圧Ｂは一定で、
DA変換電圧Ａはアツプダウンカウンタ１１がア
ツプ方向にカウントすると大きくなり、電圧比較
回路１９より負信号を生じる。するとその負信号
は制御回路１３を介してアツプダウンカウンタ１
２に加えられ、該アツプダウンカウンタ１２をダ
ウン方向にカウントする。その結果、今度は直流
選局電圧ＢよりDA変換電圧Ａの方が小さくなり
電圧比較回路１９より正信号を生じる。非選局時
はこのような動作を繰返すので、電圧比較回路１
９から一定周期のパルス信号Ｃを生じる。しかし
可変抵抗器１７をアツプ方向に操作すると、直流
選局電圧Ｂは増加し、アツプダウンカウンタ１１
がカウントされても直流選局電圧ＢがDA変換電
圧Ａより大きく、電圧比較回路１９からは正信号
を発生し続け、アツプダウンカウンタ１１はアツ
プ方向にカウントし続ける。
選局状態にする。そして手動でもつて可変抵抗器
１７を調整すると、ラジオ受信機１の高周波増幅
回路３及び局部発振回路５に加えられる直流選局
電圧が増加又は減少し選局を行う。このときアツ
プダウンカウンタ１２はカウントされ、その出力
信号を変化させる。前記出力信号はＤ−Ａ変換回
路１２で直流信号に変換される。変換されたDA
変換電圧Ａは前記直流選局電圧Ｂとともに電圧比
較回路１９に加えられる。この状態を示したのが
第３図で、非選局時は直流選局電圧Ｂは一定で、
DA変換電圧Ａはアツプダウンカウンタ１１がア
ツプ方向にカウントすると大きくなり、電圧比較
回路１９より負信号を生じる。するとその負信号
は制御回路１３を介してアツプダウンカウンタ１
２に加えられ、該アツプダウンカウンタ１２をダ
ウン方向にカウントする。その結果、今度は直流
選局電圧ＢよりDA変換電圧Ａの方が小さくなり
電圧比較回路１９より正信号を生じる。非選局時
はこのような動作を繰返すので、電圧比較回路１
９から一定周期のパルス信号Ｃを生じる。しかし
可変抵抗器１７をアツプ方向に操作すると、直流
選局電圧Ｂは増加し、アツプダウンカウンタ１１
がカウントされても直流選局電圧ＢがDA変換電
圧Ａより大きく、電圧比較回路１９からは正信号
を発生し続け、アツプダウンカウンタ１１はアツ
プ方向にカウントし続ける。
選局が終り直流選局電圧Ｂが再び前より高い値
で一定にされ、且つアツプダウンカウンタ１１の
カウントが進むと、再びDA変換電圧Ａが再び直
流選局電圧Ｂより大きくなるので電圧比較回路１
９より負信号を生じる。すると今度はアツプダウ
ンカウンタ１１がダウンカウントされ、それによ
り直流選局電圧ＢがDA変換電圧Ａより大きくな
るので、再び電圧比較回路１９より正信号を生じ
前述同様斯る動作を繰返す。従つて電圧比較回路
１９よりは選局時と非選局時とで異なるパルス信
号幅のパルス信号Ｃを生じる。
で一定にされ、且つアツプダウンカウンタ１１の
カウントが進むと、再びDA変換電圧Ａが再び直
流選局電圧Ｂより大きくなるので電圧比較回路１
９より負信号を生じる。すると今度はアツプダウ
ンカウンタ１１がダウンカウントされ、それによ
り直流選局電圧ＢがDA変換電圧Ａより大きくな
るので、再び電圧比較回路１９より正信号を生じ
前述同様斯る動作を繰返す。従つて電圧比較回路
１９よりは選局時と非選局時とで異なるパルス信
号幅のパルス信号Ｃを生じる。
尚このときのアツプダウンカウンタ１１の状態
をチヤンネル指定ボタン１６を押圧し、メモリ状
態にあるメモリのアドレスを指定するとそのメモ
リに記憶される。
をチヤンネル指定ボタン１６を押圧し、メモリ状
態にあるメモリのアドレスを指定するとそのメモ
リに記憶される。
ところで本発明は前記パルス信号Ｃを用いて表
示回路２１の受信周波数表示と時刻表示との切換
えを行なわんとするものである。即ち、表示回路
２１は常時時刻表示をしているが、前記手動選局
をしているときは暫時（５秒間）受信周波数表示
を行なわんとするものである。
示回路２１の受信周波数表示と時刻表示との切換
えを行なわんとするものである。即ち、表示回路
２１は常時時刻表示をしているが、前記手動選局
をしているときは暫時（５秒間）受信周波数表示
を行なわんとするものである。
今電圧比較回路１９よりのパルス信号Ｃはパル
ス幅弁別回路２０に加えられる。パルス幅弁別回
路２０は第２図に示す如く、３個の縦続接続され
たＤ型フリツプフロツプ２２，２３，２４と前記
Ｄ型フリツプフロツプ２２，２３，２４のＱ端子
又は端子の出力の和をとるナンド回路２５，２
６及びさらにこれらナンド回路２５，２６の出力
の和をとるナンド回路２７よりなる。
ス幅弁別回路２０に加えられる。パルス幅弁別回
路２０は第２図に示す如く、３個の縦続接続され
たＤ型フリツプフロツプ２２，２３，２４と前記
Ｄ型フリツプフロツプ２２，２３，２４のＱ端子
又は端子の出力の和をとるナンド回路２５，２
６及びさらにこれらナンド回路２５，２６の出力
の和をとるナンド回路２７よりなる。
そしてＤ型フリツプフロツプ２２のＤ端子に加
えられるパルス信号Ｃが一定の短い周期で繰返え
すときは、Ｄ型フリツプフロツプ２２，２３，２
４のＱ端子及び端子のいずれか一つはレベル
“０”であるから、ナンド回路２５，２６の出力
はともにレベル“１”となり、ナンド回路２７の
出力はレベル“０”となる。
えられるパルス信号Ｃが一定の短い周期で繰返え
すときは、Ｄ型フリツプフロツプ２２，２３，２
４のＱ端子及び端子のいずれか一つはレベル
“０”であるから、ナンド回路２５，２６の出力
はともにレベル“１”となり、ナンド回路２７の
出力はレベル“０”となる。
しかし手動選局が始まりパルス信号Ｃの正期間
が長くなると、Ｄ型フリツプフロツプ２２，２
３，２４は次々に正転し全てのＱ端子がレベル
“１”になり、端子がレベル“０”となる。従
つてナンド回路２５の出力はレベル“０”とな
り、ナンド回路２６の出力はレベル“１”となる
ので、ナンド回路２７の出力は今までレベル
“０”であつたのがレベル“１”になる。
が長くなると、Ｄ型フリツプフロツプ２２，２
３，２４は次々に正転し全てのＱ端子がレベル
“１”になり、端子がレベル“０”となる。従
つてナンド回路２５の出力はレベル“０”とな
り、ナンド回路２６の出力はレベル“１”となる
ので、ナンド回路２７の出力は今までレベル
“０”であつたのがレベル“１”になる。
次に選局が終り再びパルス信号Ｃがレベル
“０”になると、Ｄ型フリツプフロツプ２２が反
転するので、ナンド回路２５の出力はレベル
“１”になる。
“０”になると、Ｄ型フリツプフロツプ２２が反
転するので、ナンド回路２５の出力はレベル
“１”になる。
その結果ナンド回路２７よりパルス信号PWを
生じることになる（第４図参照）。そのパルス信
号PWは制御回路１３に加えられ、その間（約５
秒間）表示回路２１を周波数表示に切換える。
生じることになる（第４図参照）。そのパルス信
号PWは制御回路１３に加えられ、その間（約５
秒間）表示回路２１を周波数表示に切換える。
本発明の電子同調受信機の表示切換回路は、上
述した如く、手動選局時と非選局時とでは電圧比
較回路より生じるパルス信号幅がことなるのをパ
ルス幅弁別回路にて弁別し、その弁別されたパル
ス信号でもつて表示回路を時刻表示から受信周波
数表示に切換えるようにしたので、手動選局時に
は自動的に受信周波数の表示を行うことができ
る。
述した如く、手動選局時と非選局時とでは電圧比
較回路より生じるパルス信号幅がことなるのをパ
ルス幅弁別回路にて弁別し、その弁別されたパル
ス信号でもつて表示回路を時刻表示から受信周波
数表示に切換えるようにしたので、手動選局時に
は自動的に受信周波数の表示を行うことができ
る。
第１図は本発明の電子同調受信機の表示切換回
路、第２図は本発明に用いたパルス幅弁別回路の
ブロツク図、第３図及び第４図は本発明の各部の
信号のタイミングチヤートである。 １……FMラジオ受信機、３……高周波増幅回
路、４……局部発振回路、１１……アツプダウン
カウンタ、１２……Ｄ−Ａ変換回路、１３……制
御回路、１７……可変抵抗器、１８……スイツ
チ、１９……電圧比較回路、２０……パルス幅弁
別回路、２１……表示回路。
路、第２図は本発明に用いたパルス幅弁別回路の
ブロツク図、第３図及び第４図は本発明の各部の
信号のタイミングチヤートである。 １……FMラジオ受信機、３……高周波増幅回
路、４……局部発振回路、１１……アツプダウン
カウンタ、１２……Ｄ−Ａ変換回路、１３……制
御回路、１７……可変抵抗器、１８……スイツ
チ、１９……電圧比較回路、２０……パルス幅弁
別回路、２１……表示回路。
Claims (1)
- １ 選局用の電圧可変同調素子に加える選局電圧
を発生する選局電圧発生手段と、アツプダウンカ
ウンタと、該アツプダウンカウンタの出力をＤ−
Ａ変換するＤ−Ａ変換回路と、前記選局電圧発生
手段の出力電圧と前記Ｄ−Ａ変換回路の出力電圧
とを比較してパルス信号を発生する電圧比較回路
と、該電圧比較回路の出力パルス信号に応じて前
記アツプダウンカウンタのカウント方向を制御す
る制御回路と時刻表示もしくは受信周波数表示を
行う表示回路とを備える電子同調受信機におい
て、前記電圧比較回路の出力パルス信号のパルス
幅を弁別するパルス幅弁別回路を設け、前記選局
電圧手段の操作に応じて前記パルス幅弁別回路か
ら発生する切換信号により前記表示回路の表示を
時刻表示から受信周波数表示に切換えることを特
徴とする電子同調受信機の表示切換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2600579A JPS55118236A (en) | 1979-03-05 | 1979-03-05 | Display selection circuit for electronic tuning receiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2600579A JPS55118236A (en) | 1979-03-05 | 1979-03-05 | Display selection circuit for electronic tuning receiver |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55118236A JPS55118236A (en) | 1980-09-11 |
| JPS6119181B2 true JPS6119181B2 (ja) | 1986-05-16 |
Family
ID=12181572
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2600579A Granted JPS55118236A (en) | 1979-03-05 | 1979-03-05 | Display selection circuit for electronic tuning receiver |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55118236A (ja) |
-
1979
- 1979-03-05 JP JP2600579A patent/JPS55118236A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55118236A (en) | 1980-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1603955A (en) | Radio-frequency signal receivers | |
| US5444862A (en) | Circuit for stopping data transmission responding to low level and rapid fall of received electric field | |
| JPS6119181B2 (ja) | ||
| JPS5926131B2 (ja) | ヘテロダイン受信機 | |
| JPS5858847B2 (ja) | ヘテロダイン受信機 | |
| JPS6141296Y2 (ja) | ||
| JPS593620Y2 (ja) | 受信機 | |
| JPH0141252Y2 (ja) | ||
| US3568065A (en) | Signal seeking scanning communication receiver with lower gain during scanning | |
| JPH0795109A (ja) | マルチプレクス回路 | |
| JPH0318777B2 (ja) | ||
| US5303410A (en) | Signal strength meter circuit for radio receiver | |
| JPH0411386Y2 (ja) | ||
| JPH0132423Y2 (ja) | ||
| JPH0210605B2 (ja) | ||
| JPS648838U (ja) | ||
| JP4075890B2 (ja) | パルスカウント型復調回路 | |
| JP2792857B2 (ja) | ステレオ復調回路 | |
| JPS5915143Y2 (ja) | デジタル表示切換回路 | |
| JPS5929004B2 (ja) | 自動選局装置 | |
| JPS581000Y2 (ja) | ダイバ−シチアンテナ用受信機 | |
| JPS5938763Y2 (ja) | ミュ−ティング回路 | |
| JPS59823Y2 (ja) | 受信機 | |
| JPS5821450B2 (ja) | ジユシンキ | |
| JPS5921561Y2 (ja) | 時計付ラジオ受信機 |