JPS6118227B2 - - Google Patents

Info

Publication number
JPS6118227B2
JPS6118227B2 JP57029586A JP2958682A JPS6118227B2 JP S6118227 B2 JPS6118227 B2 JP S6118227B2 JP 57029586 A JP57029586 A JP 57029586A JP 2958682 A JP2958682 A JP 2958682A JP S6118227 B2 JPS6118227 B2 JP S6118227B2
Authority
JP
Japan
Prior art keywords
data
control
answer
line
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57029586A
Other languages
English (en)
Other versions
JPS58146924A (ja
Inventor
Toshimasa Fukui
Chiaki Hishinuma
Naomitsu Murata
Masaharu Okayasu
Tomihide Seo
Yoshiharu Iwamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Hitachi Ltd
NEC Corp
Nippon Telegraph and Telephone Corp
Oki Electric Industry Co Ltd
Original Assignee
Fujitsu Ltd
Hitachi Ltd
Nippon Telegraph and Telephone Corp
Oki Electric Industry Co Ltd
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Hitachi Ltd, Nippon Telegraph and Telephone Corp, Oki Electric Industry Co Ltd, Nippon Electric Co Ltd filed Critical Fujitsu Ltd
Priority to JP57029586A priority Critical patent/JPS58146924A/ja
Publication of JPS58146924A publication Critical patent/JPS58146924A/ja
Publication of JPS6118227B2 publication Critical patent/JPS6118227B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4208Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
    • G06F13/4213Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with asynchronous protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Exchange Systems With Centralized Control (AREA)
  • Small-Scale Networks (AREA)

Description

【発明の詳細な説明】 (イ) 発明の技術分野 本発明は、制御装置と周辺装置から構成される
データ処理システムの、制御装置と周辺装置を接
続する制御バスに関するものであり、特に電子交
換システムにおける中央制御装置と通話路系装置
を接続する通話路系バス方式に関するものであ
る。
(ロ) 技術の背景 電子交換機等においては、中央制御装置と他の
通話路系装置との間で各種データ及び制御データ
を伝送するために多数のバスを使用している。し
かしながら、インタフエース線が多くなると該イ
ンタフエース線材が増すだけでなく、インタフエ
ース部の金物量が増加する。このため装置間のイ
ンタフエース線を減少できる制御バス方式が要望
されている。
(ハ) 従来技術の問題点 従来の電子交換システムの通話路系バスを第1
図に示す。
従来の通話路系バスは、制御データを転送する
ためのバスSPABとアンサデータを転送するため
のバスSPWBとから構成されており、中央制御装
置1から送出された制御データは、SPABにより
通話路系装置2に転送され、また、制御データを
受信した通話路系装置は、SPWBにより中央制御
装置にアンサデータを転送し通信を行つており、
データは複数ブロツクに分割されずに、1度の転
送でデータの送受を行つていた。SPABバスは、
送出同期信号線および送出データ線から構成さ
れ、SPWBバスは、制御データに対する処理の
良/否を通知する1ビツトのASW信号線とアン
サデータ線とから構成され、それらの信号の時間
関係を第2図に示す。
一般に通話路系バスのデータ幅は、制御データ
の幅が中央制御装置1で処理に使用する語の幅と
同じとなるため、中央制御装置1が32ビツトのデ
ータを1語として処理するのであれば、32ビツト
のデータ幅を持つことになり、データを複数ブロ
ツクに分割して転送しないので、データ線の本数
は32本となる。このために、従来の通話路バス
は、中央制御装置の使用する語のビツト数と同じ
データ線数が必要であり、かつ、それがSPAB,
SPWBの2系統のバスから成つているので、イン
タフエース線数の多いこと、そして線数が大であ
ることに伴い、それらのバスのインタフエース部
の金物量が多くなること、および、それらのイン
タフエース線を収容するための実装スペースが大
となることなどの欠点があつた。
(ニ) 発明の目的 本発明は、これらの欠点を除去するために、イ
ンタフエース線の削減、インタフエース部の金物
量削減、およびインタフエース部の実装スペース
の削減を目的とする。
(ホ) 発明の構成 制御装置と、制御バスを介して該制御装置に接
続する複数の周辺装置から構成されるデータ処理
システムで、該制御装置から送出同期と共に制御
データを送出し、該制御データを受信した該周辺
装置はアンサ同期と共にアンサデータを返して通
信を行う制御バス方式において、該制御バスは制
御データおよびアンサデータを転送する双方向の
データ線、制御データの同期信号を転送する送出
同期線、アンサデータの同期信号を転送するアン
サ同期線、制御データおよびアンサデータの送出
回数を表示する転送語数線、アンサデータと共に
周辺装置の状態を表示するアンサコード線、およ
びデータ線の転送方向を示す送受切替線より構成
され、該制御装置より該周辺装置に制御データを
送出する場合に、該制御装置は、該送受切替線を
該周辺装置が受信となる様に設定し、制御データ
は複数のブロックに分割し、該制御データを各ブ
ロツクごとに送出同期信号、転送語数表示信号と
共に連続して複数回送出した後に、送受切替線を
周辺装置が送信となる様に設定し、また、該周辺
装置より該制御装置にアンサデータを送出する場
合に、該周辺装置は該送受切替線が該周辺装置の
送信指定であることを確認し、該アンサデータを
制御データと同数のブロツクに分割し、各ブロツ
クごとにアンサ同期信号、転送語数表示信号およ
びアンサコード信号と共に連続して複数回送出
し、該制御装置は該周辺装置からのアンサデータ
を複数回受信後、送受切替線を該周辺装置受信に
設定することにより、該制御装置と該周辺装置の
通信を行うことを特徴とする制御バス方式を提供
することによつて達成される。
(ヘ) 発明の実施例 以下、本発明の実施例を図面によつて詳述す
る。第3図にて本発明による制御バス方式の一実
施例を示し、第4図にてバス上の信号の時間関係
を示す。
中央制御装置1から32ビツトの制御データを送
出し、通話路系装置2から32ビツトのアンサデー
タを受信する場合の動作について以下説明する。
中央制御装置1は、制御データの送出要求が発
生した場合、まづ送受切替線を送信モード(中央
制御装置→通話路系装置)に設定する。(第4図
a) 次に制御データの1ブロツク目を送出するた
め、データ線に1ブロツク目のデータを送出し、
転送語数線を1ブロツク目表示に設定し、送出同
期信号を送出する。(第4図b) 2ブロツク目を送出するため、データ線に2ブ
ロツク目のデータを送出し、転送語数線を2ブロ
ツク目表示に設定し、送出同期信号を送出する。
(第4図c) 以上により中央制御装置は、制御データ32ビツ
トを16ビツトずつ2つのブロツクに分けて通話路
系装置に送出したことになる。ブロツクを上位か
ら送出するか、又は下位から送出するかは、あら
かじめ決められた手順により行う。制御データの
送出が終了したことにより、中央制御装置は送受
切替線を受信モード(通話路装置→中央制御装
置)に設定する。(第4図d)各通話路系装置は
送出同期により中央制御装置より送られてきた制
御データをとり込み、各通話路装置は制御データ
内に含まれる装置指定情報が自装置を指定してい
るかどうかチエツクし、一致すれば制御データを
処理しアンサデータを返送する。
通話路系装置は、送受切替信号が受信モードで
あることを確認する。(第4図e) 次にアンサデータの1ブロツク目を送出するた
め、データ線に1ブロツク目のデータを送出し、
さらにアンサコード1ブロツク目を送出し転送語
数線を1ブロツク目表示に設定して、アンサ同期
信号を送出する。(第4図f) 2ブロツク目を送出するため、データ線の2ブ
ロツク目のデータを送出し、さらにアンサコード
2ブロツク目を送出し転送語数線を2ブロツク目
表示に設定して、アンサ同期信号を送出する。
(第4図g) 以上により通話路系装置は、アンサデータ32ビ
ツトを16ビツトずつ2つのブロツクに分けて、中
央制御装置への送出を完了する。
中央制御装置は、アンサ同期により通話路系装
置より送られてきたアンサデータを受信する。中
央制御装置は、あらかじめ決められた回数ブロツ
クを受信したことにより通信終了と判断して送受
切替信号を送出モードに設定する。(第4図h) 上記により中央制御装置と通話路系装置の通信
を行うことができる。
次に、バスのデータ転送の障害検出機能につい
て説明する。但し、パリテイチエツクなどの従来
技術については省略する。
まづ、通話路系装置としては、第4図b,cの
時点の転送語数表示が正常かどうかチエツクし、
中央制御装置のデータ送出の順序エラーを検出す
る。
第4図dの送受切替が正常な時間以内に行なわ
れるかどうかチエツクし、中央制御装置の双方向
データ線の切替エラーを検出する。
中央制御装置としては、第4図f,g時点の転
送語数表示が正常かどうかチエツクし、通話路系
装置のデータ送出の順序エラーを検出する。
また、第4図dから第4図fの時間が正常な時
間以内であるかどうかチエツクし、タイムオーバ
ー時には通話路系装置無応答を検出する。
また、アンサゴード線は、上記障害検出時の通
話路系装置から中央制御装置への通知および通話
路系装置の状態により、制御データを処理できな
い場合、通話路系装置の状態を通知するために用
いられる。
第1図、第3図のインタフエース線を比較すれ
ば明確な様に本発明によれば、66本のインタフエ
ース線を1/2以下の24本に減少させる著しい効果
がある。
尚、データを複数ブロツクに分割して送出する
ため、転送スピードのダウンが考えられるが、バ
ス素子の高性能、高速化により、従来の1回の転
送パルス巾内に2回の転送パルスを送出するなど
の方法および、通話路系装置での処理の高速化と
して、1ブロツク目のデータにより先行して処理
を始める先行制御を行う方法などを用いることに
より、従来の転送時間は充分満足できると考えら
れる。
(ト) 発明の効果 以上説明した様に、本発明によれば制御デー
タ、アンサデータを複数ブロツクに分割して転送
するので、装置間のインタフエース線を大幅に減
少させることができること、およびインタフエー
ス部分の実装スペースの減少、金物量減少の利点
がある。
また、本発明による制御バス方式はインタフエ
ース線が少なくてよいので、高集積素子のインタ
フエース等に有効である。
【図面の簡単な説明】
第1図は、従来の電子交換システムの通話路系
バスの接続図、第2図は、従来の制御バスの信号
の時間関係を示すタイムチヤート、第3図は本発
明による制御バス方式の一実施例のブロツク構成
図、第4図は本発明による制御データの信号時間
関係を示すタイムチヤートである。 図面において1は中央制御装置、2は通話路系
装置をそれぞれ示す。

Claims (1)

    【特許請求の範囲】
  1. 1 制御装置と、制御バスを介して該制御装置に
    接続する複数の周辺装置から構成されるデータ処
    理システムで、該制御装置から送出同期と共に制
    御データを送出し、該制御データを受信した該周
    辺装置はアンサ同期と共にアンサデータを返して
    通信を行う制御バス方式において、該制御バスは
    制御データおよびアンサデータを転送する双方向
    のデータ線、制御データの同期信号を転送する送
    出同期線、アンサデータの同期信号を転送するア
    ンサ同期線、制御データおよびアンサデータの送
    出回数を表示する転送語数線、アンサデータと共
    に周辺装置の状態を表示するアンサコード線、お
    よびデータ線の転送方向を示す送受切替線より構
    成され、該制御装置より該周辺装置に制御データ
    を送出する場合に、該制御装置は、該送受切替線
    を該周辺装置が受信となる様に設定し、制御デー
    タは複数のブロックに分割し、該制御データを各
    ブロツクごとに送出同期信号、転送語数表示信号
    と共に連続して複数回送出した後に、送受切替線
    を周辺装置が送信となる様に設定し、また、該周
    辺装置より該制御装置にアンサデータを送出する
    場合に、該周辺装置は該送受切替線が該周辺装置
    の送信指定であることを確認し、該アンサデータ
    を制御データと同数のブロツクに分割し、各ブロ
    ツクごとにアンサ同期信号、転送語数表示信号お
    よびアンサコード信号と共に連続して複数回送出
    し、該制御装置は、該周辺装置からのアンサデー
    タを複数回受信後、送受切替線を該周辺装置受信
    に設定することにより該制御装置と該周辺装置の
    通信を行うことを特徴する制御バス方式。
JP57029586A 1982-02-25 1982-02-25 制御バス方式 Granted JPS58146924A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57029586A JPS58146924A (ja) 1982-02-25 1982-02-25 制御バス方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57029586A JPS58146924A (ja) 1982-02-25 1982-02-25 制御バス方式

Publications (2)

Publication Number Publication Date
JPS58146924A JPS58146924A (ja) 1983-09-01
JPS6118227B2 true JPS6118227B2 (ja) 1986-05-12

Family

ID=12280174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57029586A Granted JPS58146924A (ja) 1982-02-25 1982-02-25 制御バス方式

Country Status (1)

Country Link
JP (1) JPS58146924A (ja)

Also Published As

Publication number Publication date
JPS58146924A (ja) 1983-09-01

Similar Documents

Publication Publication Date Title
JPS602813B2 (ja) コンピュ−タ間通信方法及びそのシステム
GB2126848A (en) Data transfer
US4191941A (en) Switch matrix for data transfers
EP0319663A3 (en) Bidirectional control signalling bus interface apparatus for transmitting signals between two bus system
JPS6118227B2 (ja)
WO1987007797A1 (en) A method of coupling a data transmitter unit to a signal line and an apparatus for performing the invention
JP3033081B2 (ja) コンソ−ル接続方式
US4803699A (en) Bus apparatus with a plurality of transmitters
JPH0644763B2 (ja) デ−タ転送方式
US5907690A (en) Modular interface devices for a distributed input/output system
JPH0564384B2 (ja)
EP0075625B1 (en) Conversation bus for a data processing system
JPS61131632A (ja) 多重伝送のデ−タフオ−マツト方式
JPS59225646A (ja) 時分割多重伝送方式
JPS62245463A (ja) デ−タ転送方式
JP2758762B2 (ja) オートフォールバック装置及び方法
JPH0582100B2 (ja)
JPS6074852A (ja) 通信制御装置
JPH04934A (ja) 同報通信方式
JPS631129A (ja) デ−タ転送制御方式
JPS60117837A (ja) 警報信号転送方式
JPS6041844A (ja) 伝送路取得制御方式
JPS62293453A (ja) 多重バス方式デ−タ処理装置
JPH0136740B2 (ja)
JPH01296828A (ja) 状態信号伝送方式