JPS61182150A - マイクロプロセツサシステムにおけるメモリ障害検出方式 - Google Patents
マイクロプロセツサシステムにおけるメモリ障害検出方式Info
- Publication number
- JPS61182150A JPS61182150A JP60022440A JP2244085A JPS61182150A JP S61182150 A JPS61182150 A JP S61182150A JP 60022440 A JP60022440 A JP 60022440A JP 2244085 A JP2244085 A JP 2244085A JP S61182150 A JPS61182150 A JP S61182150A
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- memory
- sum
- rom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はマイクロプロセッサ７ステムにおけるメモリ障
害検出方式に関する。
害検出方式に関する。
（従来技術）
従来、この種マイクロプロセッサシステムにおけるメモ
リの障害検出にはパリティチェック回路が用いられ、主
メモリにパリティデータ蓄積用メモリと、ハリティデー
タ計算回路、及びチェック回路を付加することにより障
害検出が行われていた。
リの障害検出にはパリティチェック回路が用いられ、主
メモリにパリティデータ蓄積用メモリと、ハリティデー
タ計算回路、及びチェック回路を付加することにより障
害検出が行われていた。
（発明の解決すべき問題点）
そのため、障害検出回路金倉むメモリ装置が大きくなシ
、またシステム障害率も増加するという問題点があった
。
、またシステム障害率も増加するという問題点があった
。
本発明の目的は従来のもののこのような問題点を除去し
、メモリ障害検出回路を使用しないメモリ障害検出方式
を提供することにある。
、メモリ障害検出回路を使用しないメモリ障害検出方式
を提供することにある。
（発明の構成）
本発明によるとＲＯＭをＲＡＭと自己のＲＯＭの障害検
出機能を持ったプログラムとチェックデ−タ以外のＲ（
ＪＭの全内容の和をチェックデータとして蓄積したメモ
リを含んで構成し、ＲＡＭの障害検出に対してはデータ
の書き込み手段と、読み出し手段と、書き込んだデータ
と読み出したデータの内容を比較する比較手段を有し、
ＲＯＭの障害に対してはデータの読み出し手段と、読み
出したデータの全内容の和を前記チェックデータと比較
する比較手段を有することを特徴とするマイクロプロセ
ッサシステムにおけるメモリ障害検出方式が得られる。
出機能を持ったプログラムとチェックデ−タ以外のＲ（
ＪＭの全内容の和をチェックデータとして蓄積したメモ
リを含んで構成し、ＲＡＭの障害検出に対してはデータ
の書き込み手段と、読み出し手段と、書き込んだデータ
と読み出したデータの内容を比較する比較手段を有し、
ＲＯＭの障害に対してはデータの読み出し手段と、読み
出したデータの全内容の和を前記チェックデータと比較
する比較手段を有することを特徴とするマイクロプロセ
ッサシステムにおけるメモリ障害検出方式が得られる。
（実施例）
次に図面を参照して本発明の実施例について説明する。
本発明はＲＡＭの障害検出とＲＯＭの障害検出に大別さ
れる。第１図、第２図は本発明の一実施例における凡Ａ
Ｍ（！：ＲＵＭの構成図、第３図と第４図は本発明の一
実施例における几ＡＭと）Ｌ ＯＭの障害検出回路の説
明図であシ、第１図でｌはｆ（、ＡＭであり、１１はマ
イクロプロセッサ内のレジスタである。また第２図で２
はＲ，ＯＭであり、該）１０Ｍ２にはＲＡＭと）ＬＯＭ
障害検出機能を持ったプログラム２４．２５を蓄積し、
２３には有効最終番地２１から有効最終番地２２までの
全データの和の結果がチェックデータとして蓄積されて
いる。
れる。第１図、第２図は本発明の一実施例における凡Ａ
Ｍ（！：ＲＵＭの構成図、第３図と第４図は本発明の一
実施例における几ＡＭと）Ｌ ＯＭの障害検出回路の説
明図であシ、第１図でｌはｆ（、ＡＭであり、１１はマ
イクロプロセッサ内のレジスタである。また第２図で２
はＲ，ＯＭであり、該）１０Ｍ２にはＲＡＭと）ＬＯＭ
障害検出機能を持ったプログラム２４．２５を蓄積し、
２３には有効最終番地２１から有効最終番地２２までの
全データの和の結果がチェックデータとして蓄積されて
いる。
ルＡＭ金チェックする場合はまずＲＡＭＩのデータ内容
をレジスタ１１に待疏する。その後８ｇ３図に示すよう
Ｒ，ＡＭ ｌに書込み回路３からテストデータを書き込
み、書き込み終了後読み出し回路４により読み出しを行
い、書き込んだデータ内容と読みだしたデータ内容を比
較回路５で比較する。
をレジスタ１１に待疏する。その後８ｇ３図に示すよう
Ｒ，ＡＭ ｌに書込み回路３からテストデータを書き込
み、書き込み終了後読み出し回路４により読み出しを行
い、書き込んだデータ内容と読みだしたデータ内容を比
較回路５で比較する。
同一でおれば正常で１）異っていれば几ＡＭ障害と判定
する。ＲＡＭチェック終了後レジスタ１１に待避したデ
ータを几ＡＭＩに戻す。
する。ＲＡＭチェック終了後レジスタ１１に待避したデ
ータを几ＡＭＩに戻す。
次にＲＯＭの障害検出方法について説明する。
すなわち第４図に示す如く有効先頭番地２１から有効最
終番地２２までの全データを読み出し回路６で読み出し
、和作成回路７でその和を作シ、和読み出し回路８で読
み出したチェックデータ２３の内容と比較回路９で比較
する。そして同一であれば正常であシ、異っていればＲ
ＯＭ障害と判定する。
終番地２２までの全データを読み出し回路６で読み出し
、和作成回路７でその和を作シ、和読み出し回路８で読
み出したチェックデータ２３の内容と比較回路９で比較
する。そして同一であれば正常であシ、異っていればＲ
ＯＭ障害と判定する。
以上のチェックｄＲＯＭ内に４積してあり別々に周期的
に動作する同一機能の２つのプログラム２４及びプログ
ラム２５により行う。
に動作する同一機能の２つのプログラム２４及びプログ
ラム２５により行う。
（発明の効果）
本発明は、以上説明したように、ンフトウヱア１０グラ
ムでメモリチェックを周期的に行うことにより、メモＩ
Ｊ ［害検出回路が不要となりマイクロプロセッサシス
テムをより小さく障害率を小さく構成できる効果がある
。
ムでメモリチェックを周期的に行うことにより、メモＩ
Ｊ ［害検出回路が不要となりマイクロプロセッサシス
テムをより小さく障害率を小さく構成できる効果がある
。
第１図と第２図は本発明の一実施例におけるＲＡＭとＲ
ＯＭのメモリ構成図、第３図、第４図は本発明の一実施
例の１（、ＡＭとＲＯＭの障害検出回路の構成図である
。 １・・・・・・ＲＡＭ、２・・・・・・Ｒ，ＯＭｌ ３
・・・・・・書き込み回路、４・・・・・・読み出し回
路、５・・・・・・比較回路、６・・・・・・読み出し
回路、７・・・・・・和作成回路、８・・・・・・和読
み出し回路、９・・・・・・比較回路、１１・・・・・
・レジスタ、２１・・・・・・ＲＯＭ有効先頭番地、２
２・・・・・・ＲＯＭ有効最終番地、２３・・・・・・
チェックデータ、２４゜２５・・・・・・メモリ障害検
出プログラム。 代理人 弁理士 内 原 晋 峯ＩＴｆＪ 猶２釦 竿３韻 第４頂
ＯＭのメモリ構成図、第３図、第４図は本発明の一実施
例の１（、ＡＭとＲＯＭの障害検出回路の構成図である
。 １・・・・・・ＲＡＭ、２・・・・・・Ｒ，ＯＭｌ ３
・・・・・・書き込み回路、４・・・・・・読み出し回
路、５・・・・・・比較回路、６・・・・・・読み出し
回路、７・・・・・・和作成回路、８・・・・・・和読
み出し回路、９・・・・・・比較回路、１１・・・・・
・レジスタ、２１・・・・・・ＲＯＭ有効先頭番地、２
２・・・・・・ＲＯＭ有効最終番地、２３・・・・・・
チェックデータ、２４゜２５・・・・・・メモリ障害検
出プログラム。 代理人 弁理士 内 原 晋 峯ＩＴｆＪ 猶２釦 竿３韻 第４頂
Claims (1)
- ＲＯＭをＲＡＭと自己のＲＯＭの障害検出機能を持った
プログラムとチェックデータ以外のＲＯＭの全内容の和
をチェックデータとして蓄積したメモリを含んで構成し
、ＲＡＭの障害検出に対してはデータの書き込み手段と
、読み出し手段と、書き込んだデータと読み出したデー
タの内容を比較する比較手段を有し、ＲＯＭの障害に対
してはデータの読み出し手段と、読み出したデータの全
内容の和を前記チェックデータと比較する比較手段を有
することを特徴とするマイクロプロセッサシステムにお
けるメモリ障害検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60022440A JPS61182150A (ja) | 1985-02-07 | 1985-02-07 | マイクロプロセツサシステムにおけるメモリ障害検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60022440A JPS61182150A (ja) | 1985-02-07 | 1985-02-07 | マイクロプロセツサシステムにおけるメモリ障害検出方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61182150A true JPS61182150A (ja) | 1986-08-14 |
Family
ID=12082762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60022440A Pending JPS61182150A (ja) | 1985-02-07 | 1985-02-07 | マイクロプロセツサシステムにおけるメモリ障害検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61182150A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02281352A (ja) * | 1989-04-24 | 1990-11-19 | Nippondenso Co Ltd | 自動車用制御装置のメモリチェック方法 |
| US5590134A (en) * | 1990-06-27 | 1996-12-31 | Texas Instruments Incorporated | Test circuits and method for integrated circuit having memory and non-memory circuits by accumulating bits of a particular logic state |
| WO2013094754A1 (ja) * | 2011-12-23 | 2013-06-27 | 株式会社東芝 | プログラマブル制御装置、方法、及びプログラム |
-
1985
- 1985-02-07 JP JP60022440A patent/JPS61182150A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02281352A (ja) * | 1989-04-24 | 1990-11-19 | Nippondenso Co Ltd | 自動車用制御装置のメモリチェック方法 |
| US5590134A (en) * | 1990-06-27 | 1996-12-31 | Texas Instruments Incorporated | Test circuits and method for integrated circuit having memory and non-memory circuits by accumulating bits of a particular logic state |
| WO2013094754A1 (ja) * | 2011-12-23 | 2013-06-27 | 株式会社東芝 | プログラマブル制御装置、方法、及びプログラム |
| JP2013134508A (ja) * | 2011-12-23 | 2013-07-08 | Toshiba Corp | プログラマブル制御装置、方法、及びプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4535455A (en) | Correction and monitoring of transient errors in a memory system | |
| JPS61182150A (ja) | マイクロプロセツサシステムにおけるメモリ障害検出方式 | |
| US6920593B2 (en) | Logical verification apparatus and method for memory control circuit | |
| JPS6051142B2 (ja) | ロギングエラ−制御方式 | |
| JPH0581087A (ja) | プロセサのモニタ方式 | |
| JP2735246B2 (ja) | テストアンドセット方式 | |
| JPH04145556A (ja) | ２重化メモリの監視方式 | |
| JPH0480860A (ja) | プログラムロード方式 | |
| JP2523007B2 (ja) | カ―ド読み書き装置のチェック方法 | |
| JPS6156818B2 (ja) | ||
| JPS6336532B2 (ja) | ||
| JPS6111802Y2 (ja) | ||
| JPS61235963A (ja) | パケツトパスワ−ドアクセス方式 | |
| JPS6227838A (ja) | 情報処理装置のバツフア管理装置 | |
| JPS59226955A (ja) | プログラム・デバツク装置 | |
| JPH01156834A (ja) | チェック回路の診断装置 | |
| JPS6155131B2 (ja) | ||
| JPS6073756A (ja) | プログラム・トレ−ス装置 | |
| JPS6320643A (ja) | 誤り検出回路 | |
| JPH04352049A (ja) | Ｅ２ ｐｒｏｍ上プログラム試験方式 | |
| JPH07129476A (ja) | 記憶体検査器 | |
| JPS5792496A (en) | Diagnostic system for memory | |
| JPS6286441A (ja) | デ−タトレ−ス方式 | |
| JPH01222358A (ja) | 入出力装置の機番誤り検出方式 | |
| JPH08123734A (ja) | データ格納領域のデータの破壊発生チェック方法及びプログラムの暴走チェック方法、並びにデータ格納領域のデータの破壊発生原因探究方法及びプログラムの暴走原因探究方法 |