JPH04145556A - ２重化メモリの監視方式 - Google Patents
２重化メモリの監視方式Info
- Publication number
- JPH04145556A JPH04145556A JP2268901A JP26890190A JPH04145556A JP H04145556 A JPH04145556 A JP H04145556A JP 2268901 A JP2268901 A JP 2268901A JP 26890190 A JP26890190 A JP 26890190A JP H04145556 A JPH04145556 A JP H04145556A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- read
- current
- spare
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 69
- 238000012544 monitoring process Methods 0.000 title claims description 9
- 238000000034 method Methods 0.000 claims description 5
- 230000009977 dual effect Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は２重化メモリの正常性を監視する２重化メモリ
の監視方式に関する。
の監視方式に関する。
従来、２重化メモリの監視方式では、現用メモリと予備
メモリはそれぞれ個別に扱われており、読出し時にパリ
ティチエツクを行ってメモリの正常性を監視している。
メモリはそれぞれ個別に扱われており、読出し時にパリ
ティチエツクを行ってメモリの正常性を監視している。
上述した従来の監視方式では、読出し時のパリティチエ
ツクでしか正常性の確認をしていないため、パリティチ
エツクで検出できないエラー発生時は、正確に正常性を
判定できない。この結果、メモリをアクセスしているＣ
ＰＵが暴走する危険性がある。
ツクでしか正常性の確認をしていないため、パリティチ
エツクで検出できないエラー発生時は、正確に正常性を
判定できない。この結果、メモリをアクセスしているＣ
ＰＵが暴走する危険性がある。
本発明の２重化メモリの監視方式は、現用メモリ及び予
備メモリによる２重化メモリを有するメモリシステムに
おいて、前記現用メモリよりデータを読出す際、前記現
用メモリよりデータを読出しな後に前記予備メモリより
データを読出し、これらの読出しデータを比較する手段
を備える。
備メモリによる２重化メモリを有するメモリシステムに
おいて、前記現用メモリよりデータを読出す際、前記現
用メモリよりデータを読出しな後に前記予備メモリより
データを読出し、これらの読出しデータを比較する手段
を備える。
また、本発明の２重化メモリの監視方式は、現用メモリ
及び予備メモリによる２重化メモリを有するメモリシス
テムにおいて、データを書込む際、前記現用メモリ及び
前記予備メモリの両方にデータを書込んだ後に前記現用
メモリ及び前記予備メモリよりデータを読出し、これら
の読出しデータと書込みデータを比較する手段を備える
。
及び予備メモリによる２重化メモリを有するメモリシス
テムにおいて、データを書込む際、前記現用メモリ及び
前記予備メモリの両方にデータを書込んだ後に前記現用
メモリ及び前記予備メモリよりデータを読出し、これら
の読出しデータと書込みデータを比較する手段を備える
。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例において、２重化メモリから
データを読出す際の構成図である。ＣＰＵ４が現用メモ
リ１からデータを読出すとき、１１の流れのように、現
用メモリ１から読出し、かつチエツク回路３０にもデー
タを読出す。チエツク回路３０はそのデータを保持して
おく。次に、１２の流れのように、予備メモリ２より読
出し、チエツク回路３０にデータを読出し、既に保持し
ているデータと比較し、現用メモリ１の正常性をチエツ
クする。読出しのシーケンスでは現用メモリ１が正しい
か予備メモリ２が正しいかを判定できないため、パリテ
ィチエツクを同時に行うことにより、いずれかのメモリ
の不良かを判定することができる。
データを読出す際の構成図である。ＣＰＵ４が現用メモ
リ１からデータを読出すとき、１１の流れのように、現
用メモリ１から読出し、かつチエツク回路３０にもデー
タを読出す。チエツク回路３０はそのデータを保持して
おく。次に、１２の流れのように、予備メモリ２より読
出し、チエツク回路３０にデータを読出し、既に保持し
ているデータと比較し、現用メモリ１の正常性をチエツ
クする。読出しのシーケンスでは現用メモリ１が正しい
か予備メモリ２が正しいかを判定できないため、パリテ
ィチエツクを同時に行うことにより、いずれかのメモリ
の不良かを判定することができる。
第２図は本発明の一実施例において、２重化メモリへデ
ータを書込む際の構成図である。ＣＰＵ４から現用メモ
リ１にデータを書込むとき、２１の流れのように、現用
メモリ１と予備メモリ２とチエツク回路３１とに書込み
、その後２２の流れのように、現用メモリ１からチエツ
ク回路３１ヘデータを読出す。チエツク回路３１では１
１の流れで書込まれているデータと比較し、現用メモリ
１の正常性をチエツクする。次に、２３の流れのように
、予備メモリ２からチエツク回路３１ヘデータを読出し
、チエツク回路３１では２１の流れで書込まれているデ
ータを比較し、予備メモリ２の正常性をチエツクする。
ータを書込む際の構成図である。ＣＰＵ４から現用メモ
リ１にデータを書込むとき、２１の流れのように、現用
メモリ１と予備メモリ２とチエツク回路３１とに書込み
、その後２２の流れのように、現用メモリ１からチエツ
ク回路３１ヘデータを読出す。チエツク回路３１では１
１の流れで書込まれているデータと比較し、現用メモリ
１の正常性をチエツクする。次に、２３の流れのように
、予備メモリ２からチエツク回路３１ヘデータを読出し
、チエツク回路３１では２１の流れで書込まれているデ
ータを比較し、予備メモリ２の正常性をチエツクする。
以上説明したように本発明によれば、読出し時及び書込
み時に単なるパリティチエツクによるチエツクより確実
にメモリの正常性を確認できる。
み時に単なるパリティチエツクによるチエツクより確実
にメモリの正常性を確認できる。
第１図及び第２図は本発明の一実施例を示す構成図であ
る。 １・・・現用メモリ、２・・・予備メモリ、３０．３１
・・・チエツク回路、４・・・ＣＰＵ。
る。 １・・・現用メモリ、２・・・予備メモリ、３０．３１
・・・チエツク回路、４・・・ＣＰＵ。
Claims (1)
- 【特許請求の範囲】 １、現用メモリ及び予備メモリによる２重化メモリを有
するメモリシステムにおいて、前記現用メモリよりデー
タを読出す際、前記現用メモリよりデータを読出した後
に前記予備メモリよりデータを読出し、これらの読出し
データを比較する手段を備えることを特徴とする２重化
メモリの監視方式。 ２、現用メモリ及び予備メモリによる２重化メモリを有
するメモリシステムにおいて、データを書込む際、前記
現用メモリ及び前記予備メモリの両方にデータを書込ん
だ後に前記現用メモリ及び前記予備メモリよりデータを
読出し、これらの読出しデータと書込みデータを比較す
る手段を備えることを特徴とする２重化メモリの監視方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2268901A JPH04145556A (ja) | 1990-10-05 | 1990-10-05 | ２重化メモリの監視方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2268901A JPH04145556A (ja) | 1990-10-05 | 1990-10-05 | ２重化メモリの監視方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04145556A true JPH04145556A (ja) | 1992-05-19 |
Family
ID=17464846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2268901A Pending JPH04145556A (ja) | 1990-10-05 | 1990-10-05 | ２重化メモリの監視方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04145556A (ja) |
-
1990
- 1990-10-05 JP JP2268901A patent/JPH04145556A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2201016A (en) | Memories and the testing thereof | |
| JPH04145556A (ja) | ２重化メモリの監視方式 | |
| US6609219B1 (en) | Data corruption testing technique for a hierarchical storage system | |
| JPS6152758A (ja) | メモリのエラ−検出装置 | |
| JPS5911452A (ja) | パリテイチエツク回路の試験方式 | |
| JPS61182150A (ja) | マイクロプロセツサシステムにおけるメモリ障害検出方式 | |
| JPH04101253A (ja) | メモリのｅｃｃ回路の動作試験方式 | |
| JPH07152497A (ja) | ディスク制御装置 | |
| JPS59124097A (ja) | メモリ検定方法 | |
| JPS61226854A (ja) | 半導体メモリの誤り検出訂正回路テスト方法 | |
| JPS6336532B2 (ja) | ||
| JPH0296855A (ja) | メモリコントロール回路における故障検出方式 | |
| JPS58129662A (ja) | 障害検出方式 | |
| JPS59101097A (ja) | 記憶装置のビツトエラ−処理方法 | |
| JPS5897192A (ja) | 自己診断機能付バブルメモリ | |
| JPH0934801A (ja) | Ｆｉｆｏのポインタ制御異常検出方法 | |
| JPS5927163B2 (ja) | 保護継電装置の点検方式 | |
| JPH0193833A (ja) | 半導体集積回路 | |
| JPH01282658A (ja) | 共通バス誤り検出方式 | |
| JPS61262951A (ja) | サ−ビスプロセツサによるマイクロプログラムメモリ障害回復方式 | |
| JPH0589030A (ja) | 入出力制御装置 | |
| JPS62114047A (ja) | 記憶装置 | |
| JPH0480860A (ja) | プログラムロード方式 | |
| JPH04237352A (ja) | メモリ装置の障害処理方式 | |
| JPS639259B2 (ja) |