JPS6118039A - 並列ハツシユ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はハツシュ処理を並列に遂行し得るようにした並
列ハツシュ装置に関する。

情報処理装置におけるデータ処理において、入力データ
がｎ個あった場合にこれら入力データをグループ分けし
て処理することによりデータ処理の高速化を享受しよう
とするデータ処理方式がある。このようなデータのグル
ープ分けを為してデ−夕処理を行なう方式はデータのハ
ツシュ処理方式として知られている。

このようなデータのハツシュによりデータの高速処理が
望めるのだが、その高速性を更に高めるためには、ハツ
シュ自体の高速化が為されることが必要である。

〔従来の技術〕

従来のハツシュ装置は１台のプロセッサによりそこに与
えられるｎ個の入力データａ（第２図参照）をその先頭
から順番に１個ずつスキャンして各データ毎にハツシュ
関数によってハツシュ値（その値は］からｌまでの整数
値となる。）を計算する。そのハツシュ値に対応するハ
ツシュエントリｂにデータをつなぐ（登録する）。例え
ば、入力データＤ３のハツシュ値が６であるならばハツ
シュエントリｂのハツシュ値６に対応するハツシュエン
１−リにデータＤ３をつなぐ。対応するエントリｂに既
にデータがつながっている場合にはそのキュウ（ハツシ
ュ結果データリスト）につなぐ。

このような処理を各入力データ毎に行なって入力データ
のハツシュを行なうのが従来装置の技法であった。

（発明が解決しようとする問題点） このように、従来のハツシュ処理は入力データを順番に
１個ずつ処理して行く技法であるから、その処理速度は
入力データの個数ｎに比例して遅くなるという不具合が
ある。

このような入力データ個数による処理速度の低下から脱
却せんとして為されたのが本発明である。

〔問題点を解決するための手段〕

本発明はハツシュ処理速度の入力データ個数依存性を可
及的に排除してその高速化を実現し得る並列ハツシュ装
置を提供するもので、その手段はｎ個の入力データをＬ
　ｎ　／　ｍ　Ｊ個又はｌ−ｎ　／　ｍ　Ｊ＋１個ずつ
のｍ組に分けられた各組毎に設けられ入力データのハツ
シュ値を求めるｍ個のプロセッサと、いずれかのプロセ
ッサによるハツシュ処理に入るとき処理中表示を為し、
その終了に応答して非処理中表示を為し得るハツシュ値
毎に設けられたフラグと、ハツシュ値を算出せしめた入
力データを登録するためのハツシュ値毎にアクセスされ
得るハツシュ結果データリストと、待ち状態プロセッサ
表示を登録するためのハツシュ値毎にアクセスされ得る
待ち状態プロセラ号すストと、ハツシュ処理時に調べら
れるフラグの非処理中表示に応答してその入力データを
前記ハツシュ結果データリストに登録させ、フラグの処
理中表示に応答してハツシュ処理せんとするプロセッサ
を前記待ち状態プロセッサリストに予め決められた順序
で登録させそのフラグの非処理中表示への切り換わりに
応答して前記待ち状態プロセッサリストから予めきめら
れた順序で消除される表示対応のプロセッサにハツシュ
処理を行なわせる手段とを備えて構成したちのである。

〔作用〕

この本発明装置によれば、ｎ個の入力データをｍ個に分
け、これらｍ個のデータグループ毎にハツシュ処理を行
なうプロセッサを設け、これらプロセッサによるハツシ
ュ処理に競合が生じた場合、その競合を予め決められた
順序による排他制御機能により回避しつつｍ重の同時ハ
ツシュ処理を遂行している。因って、ハツシュ処理速度
を飛躍的に向上させることができる。

〔実施例〕

以下、添付図面を参照しながら本発明の詳細な説明する
。

第１図は本発明の一実施例を示す。この図において、１
はｍ個のプロセッサ２１．２ａ　・・・２ｍの各々へｎ
個の入力データのうちの■ｎ／ｍ１個又は■ｎ／ｍＪ＋
１個ずつ（Ｌ　　Ｊなる記号はガウスの記号である。）
のｍ組に分けられた各組を対応するプロセッサに供給す
る入力データ供給手段である。なお、入力データ供給手
段１は単にｎ個の入力データを各プロセッサに供給して
各プロセッサで上述組のうちの自己のものに対応する組
を取り込むようにしてもよい。入力データ供給手段は各
プロセッサへ接続されるのであるが、図面の明瞭性を良
くするために各プロセッサへの接続をまとめて示しであ
る。

これらプロセッサはいずれも、ハッシュエント＋７３、
待ち行列連結部４、及び待ち行列解除部５を制御し得る
ようになっている。ハツシュエントＩＪ　３は各々、ハ
ツシュ値（後述）の数だけの要素から成るフラグ６、結
実用ポインタ７及び待ち行列用ポインタ８を有する。待
ち行列連結部４はいずれかのプロセッサによって起動さ
れ当該プロセッサのための待ち状態プロセッサ表示を、
後述する如くして算出されたハツシュ値に対応する待ち
行列用ポインタで指定される待ち状態プロセッサ表示リ
スト（後述）に登録するためのものである。

又、待ち行列解除部５はいずれかのプロセッサによって
起動され、待ち状態プロセッサ表示リストから先頭の待
ち状態プロセッサ表示を消去し、待ち状態プロセッサ表
示の消去されたプロセッサをしてハツシュ処理に赴かし
めるためのものである。

ハツシュエンＩ−＋Ｊ　３の結実用ポインタ毎に入力デ
ータを登録するためのハツシュ結果データリスト９が設
けられ、又待ち行列用ポインタ毎に待ち状態プロセッサ
表示を登録するための待ち状態プロセンサ表示リス１−
１０が設けられている。

上述の各プロセンサはハツシュ値計算部３１゜検査部１
２及び結果登録部１３を有する。ハツシュ値計算部３は
与えられたデータ毎にハツシュ関数値（単に、ハツシュ
値とも云う。）（１，２゜・・・ｌの整数値）を計算す
るものである。検査部１２は計算されたハツシュ値に対
応するハツシュエントリ３のフラグを調べ、フラグがオ
フならば結果登録部１３を起動し、フラグがオンならば
待ち行列連結部４を起動して自己プロセッサを待ち状態
に組み入れるものである。結果登録部１３は上述の如く
して起動され、対応するフラグをオン番こしてそのハツ
シュ１１ηに対応する結実用ポインタが指定するハツシ
ュ結果データリストへの入力データを登録し、その登録
処理終了後対応するフラグをオフにして待ち状態プロセ
ッサ表示リストに待ち状態プロセッサの表示があればそ
の先頭待ち状態プロセッサ表示を消去し、待ち状態プロ
セッサ表示の消去されたプロセッサにより待ち行列解除
部５を起動させるためのものである。

次に、上述構成の本発明装置の動作を説明する。

入力データ供給手段１から各プロセッサに送り込まれた
入力データは、当該プロセッサのハツシュ計算部１１で
ハツシュ値が計算される。

計算されたハツシュ値に対応するハツシュエントリ３の
フラグが調べられてそのフラグのオン又はオフのいずれ
にあるかに従って次の処理が執られる。

もしフラグがオフにあるならば、当該プロセッサはその
フラグをオンにして上述計算されたハツシュ値に対応す
る結実用ポインタが指定するハツシュ結果データリスト
９への入力データの登録を行なう。

逆に、フラグがオンになっているならば当該プロセッサ
即ちハツシュ処理を行なわんとしたプロセッサによって
待ち行列連結部４が起動されて該プロセッサのための待
ち状態プロセッサ表示を算出されたハツシュ値に対応す
る待ち行列用ポインタで指定される待ち状態プロセッサ
表示リスト１０に登録する。

そして、フラグをオンにしたプロセッサによる入力デー
タのハツシュ結果データリストへの登録処理終了に応答
して該処理に４かったプロセッサはそのフラグをオフに
し、且つ待ち行列解除部５を起動してオフにされたフラ
グに対応する待ち状態プロセッサ表示リストに待ち状態
プロセッサ表示があるならばその先頭待ち状態プロセッ
サ表示を消去する。消去された待ち状態プロセッサ表示
に対応するプロセッサをしてそのハツシュ処理に入らし
める。

かくして、ｍ重の同時ハツシュ処理を行なうことができ
、ハツシュ処理速度の飛躍的な向−ヒを実現し得る。

なお、上記実施例における待ち状態プロセッサ表示行列
における登録の順序及び抹消の順序は必ずしも上述のも
のにのみ限定されなくともよい。

又、フラグはプロセッサによるハツシュ処理中にあるこ
と及び非ハツシュ処理中であることを表示し得るならば
その手段は問わない。

〔発明の効果〕

以上述べたように、本発明によれば、複数の人カデータ
を予め決められる数に分け、その組の各々を各別のプロ
セッサにより並列ハツシュさせ、その並列ハツシュ中に
競合が生ずる場合にはその競合を予め決められた順序に
よる排他制御により回避しつつｍ重の同時ハツシュ処理
を遂行しているから、ハツシュ処理速度の飛躍的な向上
を手中に収めることができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す図、第２図は従来ハツ
シュ装置でのハツシュ過程を図解して示す図である。 図中、２＋＋２２＋　　・・・２ｍはプロセッサ、３は
ハツシュエントリ、４は待ち行列連結部、５は待ち行列
解除部、６はフラグ、７は結実用ポインタ、８は待ち行
列用ポインタ、９はハツシュ結果データリスト、１０は
待ち状態プロセッサ表示リストである。

Claims (2)

【特許請求の範囲】
1. （１）ｎ個の入力データを■ｎ／ｍ」個又は■ｎ／ｍ」
   ＋１個ずつのｍ組に分けられた各組毎に設けられ入力デ
   ータのハッシュ値を求めるｍ個のプロセッサと、いずれ
   かのプロセッサによるハッシュ処理に入るとき処理中表
   示を為しその終了に応答して非処理中表示を為し得るハ
   ッシュ値毎に設けられたフラグと、ハッシュ値を算出せ
   しめた入力データを登録するためのハッシュ値毎にアク
   セスされ得るハッシュ結果データリストと、待ち状態プ
   ロセッサ表示を登録するためのハッシュ値毎にアクセス
   され得る待ち状態プロセッサリストと、ハッシュ処理時
   に調べられるフラグの非処理中表示に応答してその入力
   データを前記ハッシュ結果データリストに登録させ、フ
   ラグの処理中表示に応答してハッシュ処理せんとするプ
   ロセッサを前記待ち状態プロセッサリストに予め決めら
   れた順序で登録させ、そのフラグの非処理中表示への切
   り換わりに応答して前記待ち状態プロセッサリストから
   予めきめられた順序で消除される表示対応のプロセッサ
   にハッシュ処理を行なわせる手段とを備えて構成したこ
   とを特徴とする並列ハッシュ装置。
2. （２）前記待ち状態プロセッサリストへの待ち状態プロ
   セッサ表示の登録はその待ち行列の最後尾に為され、そ
   の登録抹消は待ち行列の先頭から為すものであることを
   特徴とする特許請求の範囲第１項記載の並列ハッシュ装
   置。