JPH0222736A - 中央処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は中央処理装置に関し、特に電子計算機等の各種
ディジタル情報処理装置内で使用される中央処理装置に
関する。

〔従来の技術〕

従来、この種の中央処理装置では、命令処理能力を向上
するための典型的な１手法としてバイブライン制御方式
が採用されている。

バイブライン制御方式が採用される中央処理装置では、
例えば命令実行の手順が実行時間をτとするｎ（正整数
）個のフェーズに分割されて命令が実行される。これに
より、最初の命令の実行結果（演算命令の演算結果等）
は時間ｒｎｘτ」の後にしか得られないが、時間「τ」
毎に命令の実行を開始するように運用すれば最終的には
時間「τ」毎に各命令の実行結果を得ることができる。

さらに、パイプライン制御方式における演算命令の実行
フェーズの実質的な短縮（実質的な演算命令の実行時間
の短縮）のための手法としては、複数の演算機能ブロッ
クを設けて複数の演算命令の実行フェーズを同時に進行
させる方式（複数の演算機能ブロックが同時に動作し得
るパイプライン制御方式）が採用されている。

〔発明が解決しようとする課題〕

上述した従来の中央処理装置（複数の演算機能ブロック
が同時に動作し得るパイプライン制御方式が採用される
中央処理装置）では、演算命令の実行フェーズがｎ　（
／ｊｉ算実行時間が「ｎＸτ」）の先行する演算命令へ
と演算実行フェーズがｍ（正整数）（演算実行時間が「
ｍ×τ」）の後続する演算命令Ｂとがそれぞれの演算命
令によって使用される演算機能ブロックで別個に実行さ
れる場合に、ｎ＞ｍのときには演算命令Ａよりも先に演
算命令Ｂが終了し演算命令Ｂの演算結果が命令仕様に基
づいた演算レジスタに書き込まれるということが生しる
。

このような場合には、演算命令Ａの実行中に演算例外や
ハードウェアの故障が発生したときの命令再試行時にお
いてｆｉ算命令Ａの演算データが演算命令Ｂの実行によ
り変更されていることがあるので、命令再試行を正しく
行うことができないケースが起こり得るという欠点があ
る。

また、演算命令への演算結果が書き込まれる演算レジス
タと演算命令Ｂの演算結果が書き込まれる演算レジスタ
とが同一の演算レジスタである場合には、演算命令Ａお
よびＢを含むプログラムの実行の正当性を保つために演
算命令Ａの実行の終了を待ってから演算命令Ｂはその演
算結果の転送（演算レジスタへの書込み等）を行わなけ
ればならないので、演算命令Ｂにより使用されている演
算機能ブロックはその転送が終了するまでは待ち状態に
なってしまい、演算機能ブロックの遊休時間が大きくな
るという欠点がある。

本発明の目的は、上述の点に迄み、複数の演算機能ブロ
ックが同時に動作し得るパイプライン制御方式が採用さ
れる中央処理装置において、演算例外やハードウェアの
故障が発生した場合の命令再試行を常に正確に行うこと
ができ、演算機能ブロックの遊休時間を少なくできる中
央処理装置を提供することにある。

〔課題を解決するための手段〕

本発明の中央処理装置は、各演算命令の演算結果を書き
込む演算レジスタのレジスタコードをプログラム上の命
令実行順序に基づき記憶するレジスタコード記憶部と、
このレジスタコード記憶部へのレジスタコードの書込み
アドレスを持回り情報として演算機能ブロックにおける
実行フェーズの進行とともに持ち回る持回り手段と、演
算機能ブロックからの演算命令の演算結果とその演算結
果に対応する前記持回り手段からの持回り情報とを保持
するレジスタ対と、このレジスタ対に保持されている演
算結果および演算機能ブロックからの演算結果の中から
プログラム上の命令実行１１１１ｊ序に則って演算レジ
スタに書き込むべき演算結果を前記レジスタ対に保持さ
れている持回り情報等に基づき選択する選択手段とを有
する。

〔作用〕

本発明の中央処理装置では、レジスタコード記憶部が各
演算命令の演算結果を書き込む演算レジスタのレジスタ
コードをプログラム上の命令実行順序に基づき記憶し、
持回り手段がレジスタコード記憶部へのレジスタコード
の書込みアドレスを持回り情報として演算機能ブロック
における実行フェーズの進行とともに持ち回り、レジス
タ対が演算機能ブロックからの演算命令の演算結果とそ
の演算結果に対応する持゛回り手段からの持回り情報と
を保持し、選択手段がレジスタ対に保持されている演算
結果および演算機能ブロックからの演算結果の中からプ
ログラム上の命令実行順序に則って演算レジスタに書き
込むべき演算結果をレジスタ対に保持されている持回り
情報等に基づき選択する。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は、本発明の中央処理装置の一実施例の構成を示
すブロック図である。本実施例の中央処理装置は、命令
情報レジスタ１−１．１−２．・・・１−ｈ　（ＩＲｌ
、ＩＲ２，・・・、１Ｒｈ）　　（ｈは正整数）と、レ
ジスタ４−１　　（ＲＣＷ）および４−２　（ＲＣＲ）
と、レジスタコード記ｔα部５と、演算レジスタ群６と
、比較回路７−１．・・・、７７−ｍ７−（＋ｌ）と、
デコーダ８−１　　（ＤＥＣＩ）および８−２　　（Ｄ
ＥＣ２）と、セレクタ９と、加算回路１０−１および１
０−２と、演算機能ブロック１１−１．１１−２．−、
１１−ｎ　（演算部１．演算部２、・・・、演算部ｎ）
と、持回り情報レジスタ２１１、−、２１−　ｉ、　２
２−１．−、２２　　ｊ、　・＝、　２ｎ１、−、２ｎ
−ｋ　（Ｅｌ　　１．−、　Ｅｌ　−ｔ、　　Ｒ２−１
，・−・、Ｒ２−ｊ、−、Ｅｎ−１，−、Ｅｎｋ）（ｉ
、ｊおよびｋは正整数）と、演算結果データレジスタ３
１　１．−、３ｍ　−１（Ｄ　１．−、　　Ｄｍ）と、
持回り情報レジスタ３１−２．　　・・・、３ｍ−２（
Ｒ５１，−、Ｒ５ｍ）と、状態レジスタ３１−３゜３ｍ
−３（Ｖｌ、−、Ｖｍ）とを含んで構成されている。

命令情報レジスタ１−１．ｌ−２，・・・、１−ｈは、
前処理フェーズ中の各フェーズにおいて使用されるレジ
スタである（最終フェーズに係る命令情報レジスタ１−
ｈにおいて、演算命令の演算結果が書き込まれる演算レ
ジスタ群６内の演算レジスタが指定される）。

レジスタ４−１は、レジスタコード記ｔｅ部５の書込み
アドレスを保持するレジスタである。

レジスタ４−２は、レジスタコード記憶部５の読出しア
ドレスを保持するレジスタである。

レジスタコード記憶部５は、デコーダ８−１により作成
されたレジスタコードを演算命令の命令実行順（プログ
ラム上の命令実行順）に記憶する。

比較回路７−１．　・＝、　　７−ｍ、　　７−（ｍ＋
１）は、持回り情報レジスタ３１−２．・・・、３ｍ−
２中の持回り情報（比較回路？−（ｍ＋１）の場合には
演算機能ブロック１１−１．１１−２．　・”、　１１
−ｎに対応する持回り情報レジスタ２１−　ｉ、　２２
−ｊ、・・・２ｎ−ｋから送られてきたばかりの持回り
情報）とレジスタ４−２の内容とを比較する。

デコーダ８−１　（第１の形式のデコーダ）は、前処理
フェーズの最終フェーズに係る命令情報レジスタ１−ｈ
の情報に基づいて演算レジスタ群６中のどの演算レジス
タに演算結果を書き込むかを示すレジスタコード（演算
レジスタ群６中のアドレス等の演算レジスタの識別情報
）を作成する。

デコーダ８−２　（第２の形式のデコーダ）は、比較回
路７−１．−、　７−ｍ、　　？　−（ｍ＋１）・によ
る比較結果に基づいて次に演算レジスタ群６内の演算レ
ジスタに書き込むべき演算結果をセレクタ９に選択させ
るためのセレクトコードおよび状態レジスタ３１−３．
・・・、３ｍ−３へのセット／リセット信号を生成する
（比較回路７−１．・・・、７ｍ、　　７−　（ｍ＋１
）　、デコーダ８−２およびセレクタ９により選択手段
が実現されている）。

加算回路ｌ０−１は、各演算命令の実行フェーズの開始
毎にレジスタ４−１の内容に１を加算して更新する。

加算回路１０−２は、演算レジスタ群６への演算命令の
演算結果の書込み毎にレジスタ４−２の内容に１を加算
して更新する。

演算機能ブロック１１　１．１１−２．−、１１−ｎは
、パイプライン化された演算機能ブロックである（演算
機能ブロック１１−１はｉ個の実行フェーズに分割され
、演算機能ブロック１１−２はｊ個の実行フェーズに分
割され、演算機能ブロック１１−ｎはに個の実行フェー
ズに分割されてパイプライン化されている）。

持回り情報レジスタ２１−１．・・・、　２１−　ｉ、
　２２１、　・＝、　２２　　ｊ、　−、２ｎ　−１，
−、２ｎ−には、演算機能ブ０７り１１−１．１１−２
．−、１１−ｎ中の各実行フェーズに対応して持回り情
報（デコーダ８−１によって生成されたレジスタコード
のレジスタコード記憶部５への書込みアドレスからなる
）を持ち回る（演算命令の実行の進行に付随させて情報
を移行して保持する）ためのレジスタである（持回り情
報レジスタ２１−１、・・・、２１−ｉ、２２１、−、
２２−　ｊ、　−、２ｎ　−１，−、２ｎ　−ｋの全て
によって持回り手段が実現されている）。

演算結果データレジスタ３１−１．・・・、３ｍ−１は
、演算機能ブロック１１−１．１１−２．−、１１−ｎ
からの演算結果のデータを保持するためのレジスタであ
る。

持回り情報レジスタ３１．−２．・・・、３ｍ−２は、
演算結果データレジスタ３１−１．・・・、３ｍ−１に
対応しており、演算機能ブロック１１−１．１１−２．
・・・１１−ｎに対応する持回り情報レジスタ２１−ｉ
、２２ｊ、・・・、２ｎ−ｋ（最終の実行フェーズに係
る持回り情報レジスタ）からの持回り情報を保持するた
めのレジスタである（演算結果データレジスタ３１−１
．・・・、３ｍ−１と持回り情報レジスタ３１−２・・
・、３ｍ−２とは対をなしてレジスタ対３１．・・・、
　３ｍを構成している）。

状態レジスタ３１−３．・・・、３ｍ−３は、演算結果
データレジスタ３１−１．・・・、３ｎ−１に対応して
おり、レジスタ対３１．・・・、　３ｍの使用状態を表
示するためのフリップフロップであり、レジスタ対３１
゜・・・、　３ｍが使用中のときには「１」がセットさ
れてレジスタ対３１．・・・、　３ｍが未使用中のとき
には「Ｏ」がセットされる。

次に、このように構成された本実施例の中央処理装置の
動作について説明する。

演算命令の実行が前処理フェーズから実行フェーズに移
行する際に、デコーダ８−１は命令情報レジスタ１−ｈ
の情報に基づいて当該演算命令の演算結果を書き込む演
算レジスタ群６内の演算レジスタのレジスタコードを生
成する。

生成されたレジスタコードは、その時点におけるレジス
タ４−１の値（加算回路１０−１により漸次加算されて
いる値）を書込みアドレスとするレジスタコード記憶部
５内の領域に書き込まれる。

このときのレジスタコード記憶部５への書込みアドレス
が当該演算命令の持回り情報となり、この持回り情報が
当該演算命令により使用される演算機能ブロック１ｌ−
ａ（１≦ａ≦ｎ）に対応する持回り情報レジスタ２ａ−
１（最初の実行フェーズに係る持回り情報レジスタ）に
セットされて演算の実行とともに（実行フェーズの進行
にともなって）持ち回られる。

当該演算命令の実行の終了後には、演算機能ブロック１
１−ａから出力される演算結果とともに、当該演算命令
の持回り情報が持回り情報レジスタ２ａ−１＜演算機能
ブロックｌｉａの実行フェーズのフェーズ数は！　（正
整数）とする）から出力される。そうすると、その持回
り情報は、比較回路？−（ｍ＋１）に入力されて次に演
算結果を書き込むべき演算レジスタ群６内の演算レジス
タのレジスタコードが記憶されているレジスタコード記
憶部５内の領域のアドレス（読出しアドレス）を示して
いるレジスタ４−２の内容と比較される。

この比較において両者が一致する場合（先行する他の演
算命令の演算結果の演算レジスタ群６への書込みが終了
している場合）には、当該演算命令の演算結果は直ちに
演算レジスタ群６内の所定の演算レジスタ（持回り情報
により示される演算レジスタ）に書き込まれる。

一方、上述の比較において両者が一致しない場合（先行
する他の演算命令の実行がまだ完了していない場合）に
は、当該演算命令の演算結果および持回り情報は未使用
状態のレジスタ対３ｂ（１≦ｂ≦ｍ）に書き込まれ、状
態レジスタ３ｂ−３が「ｌ」にセットされる。

その後、先行する演算命令の演算結果の演算レジスタ群
６への書込みが終了し、レジスタ４−２の内容が加算回
路ｌ０−２により更新され、比較回路７−ｂにおける比
較においてレジスタ４−２の内容と持回り情報レジスタ
３ｂ−２に保持されている持回り情報とが一致した時点
で、演算結果データレジスタ３ｂ−１の内容（演算結果
）が演算レジスタ群６内の所定の演算レジスタに書き込
まれる。

以上のような動作により、演算命令の実行が終了する順
序にかかわらず演算レジスタ群６内の演算レジスタは常
にプログラム上の命令実行順序に基づいて更新されるこ
とになる。

〔発明の効果〕

以上説明したように本発明は、複数の演算機能ブロック
が同時に動作し得るパイプライン制御方式が採用される
中央処理装置において、演算命令の実行終了の順序にか
かわらずプログラム上の命令実行順序に基づく演算レジ
スタの更新が保証されることにより、演算例外やハード
ウェアの故障が発生した場合の命令再試行を常に正確に
行うことができるという効果がある。

また、このことにより、同一の演算レジスタに演算結果
を書き込む複数の演算命令の同時実行においてプログラ
ムの実行の正当性を保証するために後続する演算命令が
先行する演算命令の終了を待つという必要がなくなって
、情報処理資源としての演算機能ブロックの遊休時間を
少なくできるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示すブロック図であ
る。 図において、 １−１．１２．・・・、■−ｈ ・命令１ｆｆ報レジスタ、 ４−１．４−２・・・レジスタ、 ５・・・・・・・・・レジスフコード記１９部、６・・
・・・・・・・演算レジスタ群、７−１．・・・、７−
ｍ、？　−（ｍ＋１）・・・・・・・・・比較回路、 ８−１．８−２・・・デコーダ、 ９・・・・・・・・・セレクタ、 １０−１．ｌｏ−２・　・ １１１、ｌｌ−２，・・・。 １、・・・、２１−ｉ。 ２ｎ−ｋ　　・ ３１１・　・　・　・ ・・・、３ｍ−１ ・・・、３ｍ−２ ・・・、３＋＊−３ ２ｎ−１゜ ３１、・・・。 ３＋、−１゜ ３１−２゜ ３１−３゜ ・加算回路、 １−ｎ ・演算機能ブロック、 ２２−１．・・・、２２−　ｊ、、、。 ・持回り情報レジスタ、 ・レジスタ対、 ・演算結果データレジスタ、 ・持回り情報レジスタ、 ・状態レジスタである。

Claims (1)

1. 【特許請求の範囲】 各演算命令の演算結果を書き込む演算レジスタのレジス
   タコードをプログラム上の命令実行順序に基づき記憶す
   るレジスタコード記憶部と、このレジスタコード記憶部
   へのレジスタコードの書込みアドレスを持回り情報とし
   て演算機能ブロックにおける実行フェーズの進行ととも
   に持ち回る持回り手段と、 演算機能ブロックからの演算命令の演算結果とその演算
   結果に対応する前記持回り手段からの持回り情報とを保
   持するレジスタ対と、 このレジスタ対に保持されている演算結果および演算機
   能ブロックからの演算結果の中からプログラム上の命令
   実行順序に則って演算レジスタに書き込むべき演算結果
   を前記レジスタ対に保持されている持回り情報等に基づ
   き選択する選択手段を有することを特徴とする中央処理
   装置。