JPS61173540A - タイムスロツト・リアレンジ方式 - Google Patents
タイムスロツト・リアレンジ方式Info
- Publication number
- JPS61173540A JPS61173540A JP1407085A JP1407085A JPS61173540A JP S61173540 A JPS61173540 A JP S61173540A JP 1407085 A JP1407085 A JP 1407085A JP 1407085 A JP1407085 A JP 1407085A JP S61173540 A JPS61173540 A JP S61173540A
- Authority
- JP
- Japan
- Prior art keywords
- data
- time slot
- time
- rearrangement
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Radio Relay Systems (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の概要〕
時分割多重伝送路の時分割多重フレーム上で。
使用中のタイムスロットを他の空タイムスロットに再配
置するため、送信側は送信データを再配置先のタイムス
ロットにも送出するようにした後。
置するため、送信側は送信データを再配置先のタイムス
ロットにも送出するようにした後。
受信側にタイムスロットの再配置を指示し、受信側から
再配置を終了した旨を受けると、使用中であったタイム
スロットへのデータの送信を停止し。
再配置を終了した旨を受けると、使用中であったタイム
スロットへのデータの送信を停止し。
そのタイムスロットを空きにすることによって。
送信データの欠損、重複を起すことなく、無瞬断でタイ
ムスロットを再配置できるようにしたものである。
ムスロットを再配置できるようにしたものである。
本発明は、タイムスロット・リアレンジ方式に関し、詳
しくは時分割多重回線において、通信中の呼を他の空き
タイムスロットに１通信データを欠損、重複させること
なく、無瞬断で移し替える方式に関するものである。
しくは時分割多重回線において、通信中の呼を他の空き
タイムスロットに１通信データを欠損、重複させること
なく、無瞬断で移し替える方式に関するものである。
時分割多重回線においては１通信中の呼を無瞬断で他の
空きタイムスロット（以下、ＴＳと略記する）に移し替
える技術が必要となる場合がある。
空きタイムスロット（以下、ＴＳと略記する）に移し替
える技術が必要となる場合がある。
例えば、時分割多元接続の衛星通１コ方式において、各
局への回線割当てを昼夜等の時間帯で切替えて使用する
ことがある。
局への回線割当てを昼夜等の時間帯で切替えて使用する
ことがある。
第６図（ａ）〜（ｃ）は、時分割多重フレーム構成例お
よびＴＳ切替えの説明図である。
よびＴＳ切替えの説明図である。
昼間は、第６図（、）に示すように２１フレーム中のａ
−ｋ（ＴＳ：ｌをＡ−Ｂ局間に−ｕ＝ｚ（ＴＳ）をＡ−
Ｃ局間シこ、それぞれ割当て、夜間は、第６図（ｂ）に
示すように、ａ＝ｈ（ＴＳＩをＡ−Ｂ局間に、 ｉ
” ｚ （Ｔ Ｓ）をＡ−Ｃ局間に、それぞれ割当てる
使用方法をとる場合がある。いま、昼間から夜間の割当
てに切替える時刻になったとき、第６図（ｃ）に示すよ
うに、各ＴＳのうち長い線が通信中のＴＳ、短い線が空
きのＴＳであるとすると。
−ｋ（ＴＳ：ｌをＡ−Ｂ局間に−ｕ＝ｚ（ＴＳ）をＡ−
Ｃ局間シこ、それぞれ割当て、夜間は、第６図（ｂ）に
示すように、ａ＝ｈ（ＴＳＩをＡ−Ｂ局間に、 ｉ
” ｚ （Ｔ Ｓ）をＡ−Ｃ局間に、それぞれ割当てる
使用方法をとる場合がある。いま、昼間から夜間の割当
てに切替える時刻になったとき、第６図（ｃ）に示すよ
うに、各ＴＳのうち長い線が通信中のＴＳ、短い線が空
きのＴＳであるとすると。
切替えるべきＴ Ｓ （ｉ ＝ ｋ ）のうち１つでも
通信中の呼が存在する場合には、切替えができない。図
の例では、切替えるべきＴ Ｓ （ｉ ” ｋ ）のう
ちのｉ。
通信中の呼が存在する場合には、切替えができない。図
の例では、切替えるべきＴ Ｓ （ｉ ” ｋ ）のう
ちのｉ。
ｊ（ＴＳ）は空きであるが、ｋ（ＴＳ）には呼が存在し
ている。このように、昼間から夜間の切替時点において
、ｉ”ｋ（ＴＳＩにＡ−Ｂ局間の呼が１つでもあると、
その呼が終了してから切替を行うか。
ている。このように、昼間から夜間の切替時点において
、ｉ”ｋ（ＴＳＩにＡ−Ｂ局間の呼が１つでもあると、
その呼が終了してから切替を行うか。
または通信中の呼を強制切断して切替えることになり、
前者ではそれだけ切替時刻が遅くなってしまい、後者で
は瞬断が生じてしまい、いずれも不都合が生じる。この
ような場合、ｉ”ｋ（ＴＳ）に存在する呼１例えばｋ（
ＴＳ）のＡ−Ｂ局間の呼を、ａ ” ｈの空きＴＳ、例
えばｂ（ＴＳ）に移し替えることができれば１通信中の
呼を強制切断することなく、定刻に切替を行うことがで
きる。このように１通信中の呼を他の空きＴＳに移し替
えることを、リアレンジと呼ぶ６通信中の呼を、他のＴ
Ｓに移し替えるとき、データの欠損や重複がないように
、切替えなければ、加入者相互間の通信情報に雑音が加
わり、データの再送が必要となったり。
前者ではそれだけ切替時刻が遅くなってしまい、後者で
は瞬断が生じてしまい、いずれも不都合が生じる。この
ような場合、ｉ”ｋ（ＴＳ）に存在する呼１例えばｋ（
ＴＳ）のＡ−Ｂ局間の呼を、ａ ” ｈの空きＴＳ、例
えばｂ（ＴＳ）に移し替えることができれば１通信中の
呼を強制切断することなく、定刻に切替を行うことがで
きる。このように１通信中の呼を他の空きＴＳに移し替
えることを、リアレンジと呼ぶ６通信中の呼を、他のＴ
Ｓに移し替えるとき、データの欠損や重複がないように
、切替えなければ、加入者相互間の通信情報に雑音が加
わり、データの再送が必要となったり。
ファクシミリ画面に雑音が混入して見難い画像となる。
したがって、データの欠損、重複を生じさせない無瞬断
リアレンジ方式の技術が必要となる。
リアレンジ方式の技術が必要となる。
しかし、従来のリアレンジ方式は、単に通信中の呼を、
他の空きＴＳに移し替えるだけの技術であるため、デー
タの欠損や重複が生じる結果になっていた。
他の空きＴＳに移し替えるだけの技術であるため、デー
タの欠損や重複が生じる結果になっていた。
本発明の目的は、このような従来の問題を改善し、時分
割多重回線における使用回線を切替える際に、データの
欠損、重複が全く生じることなく。
割多重回線における使用回線を切替える際に、データの
欠損、重複が全く生じることなく。
加入者相互間の通信情報に誤りを生じさせずにリアレン
ジを実行できるタイムスロット・リアレンジ方式を提供
することにある。
ジを実行できるタイムスロット・リアレンジ方式を提供
することにある。
上記目的を達成するため１本発明によるタイムスロット
・リアレンジ方式は、送信側と受信側とが時分割多重伝
送路と信号路を介して結合され、時分割多重伝送路の時
分割多重フレーム上で、使用中のタイムスロットを他の
空きタイムスロットに再配置するタイムスロット・リア
レンジ方式において、送信側と受信側の各々に、時分割
多重フレーム単位でデータをバッファする２個のデータ
メモリと、該データメモリの一方にデータを書込んでい
るときには、他方のデータメモリから前回のフレームの
データを読出す手段と、上記データメモリにデータを書
込みまたは読出すとき、タイムスロットを変換制御する
制御メモリとを備えたリアレンジ回路を有し、時分割フ
レーム上で使用中のタイムスロットにを他の空きタイム
スロットｂに再配置するときには、送信側でリアレンジ
回路の制御メモリに対して、送信データを使用中のタイ
ムスロット誓とともに再配置先のｂにも送出するように
制御した後、上記信号路を介して受信側にタイムスロッ
トにからｂへの変更を指示するリアレンジ指示信号を送
出し、受信側でリアレンジ回路の制御メモリに対して、
タイムスロットにの受信データをタイムスロットｂから
受信するように制御した後、タイムスロットにを空き状
態にして、受信切替終了信号を返送することにより。
・リアレンジ方式は、送信側と受信側とが時分割多重伝
送路と信号路を介して結合され、時分割多重伝送路の時
分割多重フレーム上で、使用中のタイムスロットを他の
空きタイムスロットに再配置するタイムスロット・リア
レンジ方式において、送信側と受信側の各々に、時分割
多重フレーム単位でデータをバッファする２個のデータ
メモリと、該データメモリの一方にデータを書込んでい
るときには、他方のデータメモリから前回のフレームの
データを読出す手段と、上記データメモリにデータを書
込みまたは読出すとき、タイムスロットを変換制御する
制御メモリとを備えたリアレンジ回路を有し、時分割フ
レーム上で使用中のタイムスロットにを他の空きタイム
スロットｂに再配置するときには、送信側でリアレンジ
回路の制御メモリに対して、送信データを使用中のタイ
ムスロット誓とともに再配置先のｂにも送出するように
制御した後、上記信号路を介して受信側にタイムスロッ
トにからｂへの変更を指示するリアレンジ指示信号を送
出し、受信側でリアレンジ回路の制御メモリに対して、
タイムスロットにの受信データをタイムスロットｂから
受信するように制御した後、タイムスロットにを空き状
態にして、受信切替終了信号を返送することにより。
送信側でもタイムスロットにを空き状態にすることに特
徴がある。
徴がある。
以下１本発明の実施例を、図面により詳細に説明する。
第１図は１本発明の一実施例を示す時分割交換回線網の
全体構成図である。
全体構成図である。
第１図において、５０．５１は時分割交換機。
５２．５３は本発明によるリアレンジ回路、５４は衛星
回線等の伝送路、５５．５６，５７．５８はハイウェイ
（ＨＷ）、５９．６０は制御線、６１は局間信号路であ
る。
回線等の伝送路、５５．５６，５７．５８はハイウェイ
（ＨＷ）、５９．６０は制御線、６１は局間信号路であ
る。
本発明においては、相互通信を行う２つの時分割交換機
間を結ぶハイウェイ中、ＨＷ５５とＨＷ５６間、および
ＨＷ５７とＨＷ５８間に、それぞれリアレンジ回路５２
．５３を挿入し、ＨＷ５６゜ＨＷ５７においてリアレン
ジを行うのである。
間を結ぶハイウェイ中、ＨＷ５５とＨＷ５６間、および
ＨＷ５７とＨＷ５８間に、それぞれリアレンジ回路５２
．５３を挿入し、ＨＷ５６゜ＨＷ５７においてリアレン
ジを行うのである。
すなわち１本発明のリアレンジ回路５２．５３は、送信
側では、同一フレームにおいて使用中ＴＳと移動先ＴＳ
に同一のデータを供給し、受信側では、使用中ＴＳから
受信していたものを、移動先ＴＳの情報を受信するよう
に変更し、受信側の切替動作が終了した時点で、送信側
は使用中ＴＳを解放することにより、無瞬断リアレンジ
を実現する。
側では、同一フレームにおいて使用中ＴＳと移動先ＴＳ
に同一のデータを供給し、受信側では、使用中ＴＳから
受信していたものを、移動先ＴＳの情報を受信するよう
に変更し、受信側の切替動作が終了した時点で、送信側
は使用中ＴＳを解放することにより、無瞬断リアレンジ
を実現する。
第２図は、第１図のリアレンジ回路の構成例を示すブロ
ック図である。
ック図である。
第２図において、１０１，１０２はデータメモリ、１０
３はタイムスロット変換情報を記憶している制御メモリ
、１０４はカウンタ、１０５は１ビツト・カウンタ、１
０６は否定回路、１０７はセレクタ、１１０は入ＨＷ、
１１１は出ＨＷ、１１２はフレーム信号線、１１３，１
１４，１１７は制御線、１１５，１１６は読出し線であ
る。ここで、入ＨＷＩＩＯは、第１図のＨＷ５５．ＨＷ
５７にそれぞれ対応し、出ＨＷＩＩＩは、ＨＷ５６．１
（Ｗ５Ｂにそれぞれ対応する。また、制御線１１７は、
第１図の制御線５９．６０にそれぞれ対応する。
３はタイムスロット変換情報を記憶している制御メモリ
、１０４はカウンタ、１０５は１ビツト・カウンタ、１
０６は否定回路、１０７はセレクタ、１１０は入ＨＷ、
１１１は出ＨＷ、１１２はフレーム信号線、１１３，１
１４，１１７は制御線、１１５，１１６は読出し線であ
る。ここで、入ＨＷＩＩＯは、第１図のＨＷ５５．ＨＷ
５７にそれぞれ対応し、出ＨＷＩＩＩは、ＨＷ５６．１
（Ｗ５Ｂにそれぞれ対応する。また、制御線１１７は、
第１図の制御線５９．６０にそれぞれ対応する。
第３図は、第２図における制御メモリ１０３の内容を示
す図であって、以下、第１図〜第３図により本発明の詳
細な説明する。
す図であって、以下、第１図〜第３図により本発明の詳
細な説明する。
第２図の示すデータメモリ１０１、制御メモリ１０３、
カウンタ１０４により、通常用いられている時分割の時
間スイッチ（ＴＳ入替スイッチ）が構成される。同じよ
うにして、データメモリ１０２、制御メモリ１０３、カ
ウンタ１０４により、もう１組の時間スイッチが構成さ
れる。このように１本発明によるリアレンジ回路は、デ
ータメモリを２組持つ時間スイッチとして特徴付けられ
る。
カウンタ１０４により、通常用いられている時分割の時
間スイッチ（ＴＳ入替スイッチ）が構成される。同じよ
うにして、データメモリ１０２、制御メモリ１０３、カ
ウンタ１０４により、もう１組の時間スイッチが構成さ
れる。このように１本発明によるリアレンジ回路は、デ
ータメモリを２組持つ時間スイッチとして特徴付けられ
る。
いま、第６図（Ｃ）に示すように、長間から夜間の切替
え時点で、通信中のｋ（ＴＳ）の呼を、空きのｂ［Ｔｓ
］に移し替える動作について説明する。
え時点で、通信中のｋ（ＴＳ）の呼を、空きのｂ［Ｔｓ
］に移し替える動作について説明する。
カウンタ１０４は、フレーム信号線１１２のフレーム信
号に同期して歩道を開始し、その値はデータメモリ１０
１，１０２に供給されて、入ＨＷ１１０上の各ＴＳのデ
ータはデータメモリ１０１゜１０２のいずれかに、カウ
ンタ１０４の値に従って入力順に書込まれる。１ビツト
・カウンタ１０５は、フレーム信号線１１２のフレーム
信号で駆動され、フレームごとにその値を反転し ＃
１ ＃＃の場合番；は制御線１１３を介してデータメモ
リ１０１の書込みが、ａｔ ＯＩＩの場合には否定回路
１０６゜制御線１１４を介してデータメモリ１０２の書
込みが、それぞれ選択され、データメモリ１０１゜１０
２のいずれか一方に、交互に入ＨＷＩＩＯのデータが書
込まれることになる。従って、データメモリ１０１，１
０２に書込まれたデータは、２フレームごとに書込まれ
ることになり、２フレーム時間同じデータが記憶されて
いることになる。
号に同期して歩道を開始し、その値はデータメモリ１０
１，１０２に供給されて、入ＨＷ１１０上の各ＴＳのデ
ータはデータメモリ１０１゜１０２のいずれかに、カウ
ンタ１０４の値に従って入力順に書込まれる。１ビツト
・カウンタ１０５は、フレーム信号線１１２のフレーム
信号で駆動され、フレームごとにその値を反転し ＃
１ ＃＃の場合番；は制御線１１３を介してデータメモ
リ１０１の書込みが、ａｔ ＯＩＩの場合には否定回路
１０６゜制御線１１４を介してデータメモリ１０２の書
込みが、それぞれ選択され、データメモリ１０１゜１０
２のいずれか一方に、交互に入ＨＷＩＩＯのデータが書
込まれることになる。従って、データメモリ１０１，１
０２に書込まれたデータは、２フレームごとに書込まれ
ることになり、２フレーム時間同じデータが記憶されて
いることになる。
制御メモリ１０３は、カウンタ４の値で当該番地の内容
が読、出され、読出された値はデータメモリ１０１．１
０２に与えられ、タイムスロット変換のために制御メモ
リ１０３に記憶されている値に対応した番地のデータが
データメモリｉｏｔ、ｔ０２から読出され、読出し線１
１５，１１６に出力される１通常、制御メモリ１０３の
内容は、その番地と同一の値が設定されているため、読
出し線１１５，１１６には同−ＴＳのデータが出力され
ることになる。読出し線１１５，１１６のデータは、セ
レクタ１０７によりいずれか一方が選択され、出ＨＷ１
１１に出力される。セレクタ１０７は、制御線１１４で
駆動され、１ビツト・カウンタ１０５が＃１″の場合は
読出し線１１６が、＋１（）”の場合は読出し！１１５
が、それぞれ選択される。従って、データメモリ１０１
に入ＨＷＩＩＯのデータが書込まれているときは、デー
タメモリ１０２から読出されたデータが、またデータメ
モリ１０２にデータが書込まれているときは、データメ
モリ１０１から読出されたデータが、それぞれ出ＨＷＩ
ＩＩに出力される。入ＨＷＩＩＯのｋ（Ｔｓ）のデータ
について注目すると、ｋ（ＴＳ）がデータメモリ１０１
（あるいは１０２）のに番地に書込まれたとき、同時に
制御メモリ１０３のに番地のデータ（ここではｋ）が読
出される（第３図（ａ）参照）、データメモリ１０１，
１０２にアドレスとしてｋが与えられることにより、に
番地のデータが読出し線１１５，１１６に出力され、セ
レクタ１０７で読出し線１１６（あるいは１１５）が選
択されて、出ＨＷＩＩＩのｋ（ＴＳＩに入ＨＷ１１０の
ｋ（ＴＳ）のデータが出力されることになる。
が読、出され、読出された値はデータメモリ１０１．１
０２に与えられ、タイムスロット変換のために制御メモ
リ１０３に記憶されている値に対応した番地のデータが
データメモリｉｏｔ、ｔ０２から読出され、読出し線１
１５，１１６に出力される１通常、制御メモリ１０３の
内容は、その番地と同一の値が設定されているため、読
出し線１１５，１１６には同−ＴＳのデータが出力され
ることになる。読出し線１１５，１１６のデータは、セ
レクタ１０７によりいずれか一方が選択され、出ＨＷ１
１１に出力される。セレクタ１０７は、制御線１１４で
駆動され、１ビツト・カウンタ１０５が＃１″の場合は
読出し線１１６が、＋１（）”の場合は読出し！１１５
が、それぞれ選択される。従って、データメモリ１０１
に入ＨＷＩＩＯのデータが書込まれているときは、デー
タメモリ１０２から読出されたデータが、またデータメ
モリ１０２にデータが書込まれているときは、データメ
モリ１０１から読出されたデータが、それぞれ出ＨＷＩ
ＩＩに出力される。入ＨＷＩＩＯのｋ（Ｔｓ）のデータ
について注目すると、ｋ（ＴＳ）がデータメモリ１０１
（あるいは１０２）のに番地に書込まれたとき、同時に
制御メモリ１０３のに番地のデータ（ここではｋ）が読
出される（第３図（ａ）参照）、データメモリ１０１，
１０２にアドレスとしてｋが与えられることにより、に
番地のデータが読出し線１１５，１１６に出力され、セ
レクタ１０７で読出し線１１６（あるいは１１５）が選
択されて、出ＨＷＩＩＩのｋ（ＴＳＩに入ＨＷ１１０の
ｋ（ＴＳ）のデータが出力されることになる。
ｋ（ＴＳ）を空きのｂ（ＴＳ）に移し替える要求が生じ
たときは、時分割交換機５０から制御線１１７を介して
、制御メモリ１０３のｂ番地ににを書込む（第３図（ｂ
）参照）、このことは、出ＨＷＩ１１のｂ（ＴＳ）に入
ＨＷＩＩＯのｋ（ＴＳ）のデータを出力することを意味
する。すなわち、ｂ （Ｔ Ｓ ）の時刻でデータメモ
リ１０１（あるいは１０２）のに番地のデータを読出し
、出ＨＷＩＩＩに出力するからである。出ＨＷＩＩＩの
ｋ（ＴＳ）およびｂ（ＴＳ）には、入ＨＷＩＩＯのｋ［
：Ｔｓ］のデータが乗っているが、ｂ（ＴＳ）とｋ（Ｔ
Ｓ）の時刻では。
たときは、時分割交換機５０から制御線１１７を介して
、制御メモリ１０３のｂ番地ににを書込む（第３図（ｂ
）参照）、このことは、出ＨＷＩ１１のｂ（ＴＳ）に入
ＨＷＩＩＯのｋ（ＴＳ）のデータを出力することを意味
する。すなわち、ｂ （Ｔ Ｓ ）の時刻でデータメモ
リ１０１（あるいは１０２）のに番地のデータを読出し
、出ＨＷＩＩＩに出力するからである。出ＨＷＩＩＩの
ｋ（ＴＳ）およびｂ（ＴＳ）には、入ＨＷＩＩＯのｋ［
：Ｔｓ］のデータが乗っているが、ｂ（ＴＳ）とｋ（Ｔ
Ｓ）の時刻では。
データメモリ１０１（あるいは１０２）のデータが変化
しないため、出ＨＷＩＩＩのｋ （ＴＳ）とｂ（ＴＳ）
のデータは全く等しいことになる。これは、データメモ
リを２面持っているためであり、１面の場合には、１フ
レ一ム前後のデータがｋ（ＴＳ）とｂ（ＴＳ）に乗り、
相互に異ったデータとなる。
しないため、出ＨＷＩＩＩのｋ （ＴＳ）とｂ（ＴＳ）
のデータは全く等しいことになる。これは、データメモ
リを２面持っているためであり、１面の場合には、１フ
レ一ム前後のデータがｋ（ＴＳ）とｂ（ＴＳ）に乗り、
相互に異ったデータとなる。
この理由は１例えば、データメモリ１０１のみの構成で
あるとすると、ｂ（Ｔｓ）で第ｍフレームのデータＤｍ
が読出され、ｋ（ＴＳ）の前半でデータメモリ１０１に
新しいデータＤｍ、１が書込まれ。
あるとすると、ｂ（Ｔｓ）で第ｍフレームのデータＤｍ
が読出され、ｋ（ＴＳ）の前半でデータメモリ１０１に
新しいデータＤｍ、１が書込まれ。
後半でデータが読出されて、読出し時点ではＤｍからＤ
ｍ ＋１に書替えられており、出ＨＷＩＩＩにはＤ
ｍ 、 １のデータが出ＨＷＩＩＩのｋ（ＴＳ）に出力
され、ｂ（ＴＳ）のデータＤｍとは１フレーム異なるこ
とになる。データメモリ１０１ （あるいは１０２）の
書込み、読出しを逆にすれば、同一データとなるが、ｋ
（ＴＳ）よりも老番のＴＳ。
ｍ ＋１に書替えられており、出ＨＷＩＩＩにはＤ
ｍ 、 １のデータが出ＨＷＩＩＩのｋ（ＴＳ）に出力
され、ｂ（ＴＳ）のデータＤｍとは１フレーム異なるこ
とになる。データメモリ１０１ （あるいは１０２）の
書込み、読出しを逆にすれば、同一データとなるが、ｋ
（ＴＳ）よりも老番のＴＳ。
例えばｙ（ＴＳＩにｋ （Ｔ Ｓ ）のデータを乗せよ
うとすると、ｋ（ＴＳ）にはＤｍ、ｙ（ＴＳ）にはＤｍ
＋ １のデータが乗ることになり、同一のデータとす
ることができなくなる。
うとすると、ｋ（ＴＳ）にはＤｍ、ｙ（ＴＳ）にはＤｍ
＋ １のデータが乗ることになり、同一のデータとす
ることができなくなる。
なお、上述の説明では、入ＨＷ１１０のデータをカウン
タ１０４の値でデータメモリ１０１，１０２に書込み、
制御メモリ１０３の情報でデータメモリｌｏｔ、１０２
のデータを読出して、出ＨＷ１１１に出力する構成例で
あったが、他の方法として、入ＨＷＩＩＯのデータを制
御メモリ１０３の情報でデータメモリ１０１，１０２に
書込み、カウンタ１０４の値でデータメモリ１０１，１
０２のデータを読出して出ＡＨＷＩ ｌ １に出力する
構成にすることも可能である。
タ１０４の値でデータメモリ１０１，１０２に書込み、
制御メモリ１０３の情報でデータメモリｌｏｔ、１０２
のデータを読出して、出ＨＷ１１１に出力する構成例で
あったが、他の方法として、入ＨＷＩＩＯのデータを制
御メモリ１０３の情報でデータメモリ１０１，１０２に
書込み、カウンタ１０４の値でデータメモリ１０１，１
０２のデータを読出して出ＡＨＷＩ ｌ １に出力する
構成にすることも可能である。
以上の説明は、送信側の動作である。
次に、受信側の動作説明を行う。
受信側の入ＨＷＩＩＯは、送信側の出ＨＷＩ１１と伝送
路を介して接続されている０通常、制御メモリ１０３の
内容は、そのアドレスに等しい値が書かれており（第３
１１（ｃｉ）参照）、同−ＴＳの変換を行っている。送
信側からリアレンジ指示信号を受信すると、制御メモリ
１０３のに番地の内容をにからｂに、制御線１１７を介
して書替える（第３図（、）参照）、すなわち、ｋ（Ｔ
Ｓ）の時点でデータメモリ１０１（あるいは１０２）の
に番地のデータを読出していたのを、ｂ番地のデータを
読出すことになる。一方、入ＨＷＩＩＯのｂ（ＴＳ）。
路を介して接続されている０通常、制御メモリ１０３の
内容は、そのアドレスに等しい値が書かれており（第３
１１（ｃｉ）参照）、同−ＴＳの変換を行っている。送
信側からリアレンジ指示信号を受信すると、制御メモリ
１０３のに番地の内容をにからｂに、制御線１１７を介
して書替える（第３図（、）参照）、すなわち、ｋ（Ｔ
Ｓ）の時点でデータメモリ１０１（あるいは１０２）の
に番地のデータを読出していたのを、ｂ番地のデータを
読出すことになる。一方、入ＨＷＩＩＯのｂ（ＴＳ）。
ｋ（ＴＳ）には、同一データＤｍが乗っており、データ
メモリ１０１（あるいは１０２）のす、に番地には、Ｄ
ｍが書込まれることになる。データメモリ１０１（ある
いは１０２）に書込まれているとき、データメモリ１０
２（あるいはｌ Ｏ１）からは読出されており、ｋ（Ｔ
Ｓ）の読出し時点では出ＨＷ１１１にはＤ ｍ ＋ １
のデータが出力される６次のフレームでは、制御メモリ
１０３のに番地の内容がにからｂに変更されると、ｋ（
ＴＳ）ではデータメモリ１０１のｂ番地からＤｍの内容
が読出され。
メモリ１０１（あるいは１０２）のす、に番地には、Ｄ
ｍが書込まれることになる。データメモリ１０１（ある
いは１０２）に書込まれているとき、データメモリ１０
２（あるいはｌ Ｏ１）からは読出されており、ｋ（Ｔ
Ｓ）の読出し時点では出ＨＷ１１１にはＤ ｍ ＋ １
のデータが出力される６次のフレームでは、制御メモリ
１０３のに番地の内容がにからｂに変更されると、ｋ（
ＴＳ）ではデータメモリ１０１のｂ番地からＤｍの内容
が読出され。
出ＨＷ１１１に出力される。なお、このフレームでは、
入ＨＷＩＩＯのデータがデータメモリ１０２に書込まれ
ているため、データメモリ１０１の内容は全く変化して
いない。従って、切替えの前後において、出ＨＷのｋ（
ＴＳ）にはＤｍ−ｔ＊Ｄｍ、Ｄｍ＋４． ・・・・の
データが得られ、データの脱落１重複が全く生じないこ
とになる。受信側で切替えが終了すると、送信側に受信
切替終了信号を返送する。
入ＨＷＩＩＯのデータがデータメモリ１０２に書込まれ
ているため、データメモリ１０１の内容は全く変化して
いない。従って、切替えの前後において、出ＨＷのｋ（
ＴＳ）にはＤｍ−ｔ＊Ｄｍ、Ｄｍ＋４． ・・・・の
データが得られ、データの脱落１重複が全く生じないこ
とになる。受信側で切替えが終了すると、送信側に受信
切替終了信号を返送する。
送信側では、その切替終了信号を受信すると。
制御メモリ１０３のに番地の内容をクリアしく第３図（
Ｃ）参照）、出ＨＷＩＩＩのｋ（ＴＳ）を空きにする。
Ｃ）参照）、出ＨＷＩＩＩのｋ（ＴＳ）を空きにする。
なお、送信側からのリアレンジ指示信号、受信側からの
切替終了信号は、共通線信号網である局間信号路６１を
介して通信すればよく、これらの転送技術については、
よく知られているため。
切替終了信号は、共通線信号網である局間信号路６１を
介して通信すればよく、これらの転送技術については、
よく知られているため。
詳細は省略する。また、一般的な通信形態では。
双方向通信が用いられるため、逆方向のリアレンジも上
述の方法と同じように行えばよいことは明らかである。
述の方法と同じように行えばよいことは明らかである。
第４図は、第１図における双方向通信のリアレンジ手順
を示すシーケンスチャートである。
を示すシーケンスチャートである。
第４図では、Ａ局からの送信データをｋ（ＴＳ）からｂ
（ＴＳ）に、またＢ局からの送信データをに′（ＴＳ）
からｂ’（ＴＳ）に、それぞれリアレンジする場合の例
を示している。先ず、Ａ局から送信データをに、ｂ（Ｔ
ＳＩで送信するとともに、Ｂ局に対してに一＋ｂ（ＴＳ
）のリアレンジ指示信号を送信する。Ｂ局では、これを
受信して、ｂ（ＴＳ）から受信切替えを行う一方、送信
データをに’ 、ｂ’（ＴＳ）で送信する。そして、Ａ
局に対して、受信切替終了信号を返送する。これにより
、Ｂ局は。
（ＴＳ）に、またＢ局からの送信データをに′（ＴＳ）
からｂ’（ＴＳ）に、それぞれリアレンジする場合の例
を示している。先ず、Ａ局から送信データをに、ｂ（Ｔ
ＳＩで送信するとともに、Ｂ局に対してに一＋ｂ（ＴＳ
）のリアレンジ指示信号を送信する。Ｂ局では、これを
受信して、ｂ（ＴＳ）から受信切替えを行う一方、送信
データをに’ 、ｂ’（ＴＳ）で送信する。そして、Ａ
局に対して、受信切替終了信号を返送する。これにより
、Ｂ局は。
ｂ’（ＴＳ）から受信切替えを行った後、ｋ（ＴＳ）を
解放する。そして、Ｂ局に対して、受信切替終了信号を
返送する。これによって、Ｂ局は、に′（ＴＳ）を解放
した後、Ａ局に対し、リアレンジ終了信号を送信する。
解放する。そして、Ｂ局に対して、受信切替終了信号を
返送する。これによって、Ｂ局は、に′（ＴＳ）を解放
した後、Ａ局に対し、リアレンジ終了信号を送信する。
４れで、リアレンジは完了する。第４図に示すように、
双方向通信の場査には、一方からリアレンジ指示信号を
送信すればよく。
双方向通信の場査には、一方からリアレンジ指示信号を
送信すればよく。
他方からの指示を省略できる。そのかわり、両方の切替
え処理が終了したことを示すリアレンジ終了信号を送信
する必要がある。
え処理が終了したことを示すリアレンジ終了信号を送信
する必要がある。
第５図は１本発明のリアレンジ回路を用いた時分割スイ
ッチの構成図である。
ッチの構成図である。
前述のように１本発明によるリアレンジ回路は。
ＴＳを入替える機能をも備えているため１時間スイッチ
として用いることも可能である。すなわち、制御メモリ
１０３のに番地のＸを設定しておけば。
として用いることも可能である。すなわち、制御メモリ
１０３のに番地のＸを設定しておけば。
入ＨＷＩＩＯのｋ（ＴＳ）を出ＨＷＩＩＩのｘ （ＴＳ
〕に変換することができ、さらに通信中に制御メモリ１
０３のに番地のｘｔｔｂに書替えれば、入ＨＷＩＩＯの
ｋ（ＴＳ）を出ＨＷＩ １１のｂ（ＴＳ）に、データの
脱落や重複を許すことなく、リアレンジすることができ
る。このため、リアレンジ回路と時間スイッチを併合す
ることができ、経済的な構成が得られる。第５図におい
て、２００〜２０４は、一般の時間スイッチであり、２
０５は本発明によるリアレンジ回路であり、２０６は時
分割の空間スイッチである。ディジタル交換機における
ディジタル通話路の基本は、ＴＳの入替え機能を持つ時
間スイッチ（Ｔスイッチ）であり、これは音声情報ビッ
ト列群の書込み、記憶、読出しができるメモリ素子によ
り入替えを行う、しかし。
〕に変換することができ、さらに通信中に制御メモリ１
０３のに番地のｘｔｔｂに書替えれば、入ＨＷＩＩＯの
ｋ（ＴＳ）を出ＨＷＩ １１のｂ（ＴＳ）に、データの
脱落や重複を許すことなく、リアレンジすることができ
る。このため、リアレンジ回路と時間スイッチを併合す
ることができ、経済的な構成が得られる。第５図におい
て、２００〜２０４は、一般の時間スイッチであり、２
０５は本発明によるリアレンジ回路であり、２０６は時
分割の空間スイッチである。ディジタル交換機における
ディジタル通話路の基本は、ＴＳの入替え機能を持つ時
間スイッチ（Ｔスイッチ）であり、これは音声情報ビッ
ト列群の書込み、記憶、読出しができるメモリ素子によ
り入替えを行う、しかし。
時間スイッチのみで大容量のディジタル通話路を構成す
るには、メモリ素子の動作速度の制約から技術的に困難
であるため、交換機能を拡大する目的で、ハイウェイ相
互間のＴＳの乗換えを行う。
るには、メモリ素子の動作速度の制約から技術的に困難
であるため、交換機能を拡大する目的で、ハイウェイ相
互間のＴＳの乗換えを行う。
すなわち、ゲート回路を格子状にｎ（入ＨＷ数）×ｎ（
出ＨＷ数）だけ用意することにより、ディジタル信号の
ハイウェイ乗替えを行うので、この格子を空間スイッチ
（Ｓスイッチ）と呼ぶ。
出ＨＷ数）だけ用意することにより、ディジタル信号の
ハイウェイ乗替えを行うので、この格子を空間スイッチ
（Ｓスイッチ）と呼ぶ。
本発明によるリアレンジ回路は、前述したように１時間
スイッチ（Ｔスイッチ）として使用することができるの
で、複数個のうちの任意数のＴスイッチをリアレンジ回
路として使用すれば（第５図では２０５の１個のみをリ
アレンジ回路として使用している）、無瞬断リアレンジ
機能を具備した時間スイッチを実現することができる。
スイッチ（Ｔスイッチ）として使用することができるの
で、複数個のうちの任意数のＴスイッチをリアレンジ回
路として使用すれば（第５図では２０５の１個のみをリ
アレンジ回路として使用している）、無瞬断リアレンジ
機能を具備した時間スイッチを実現することができる。
以上、説明したように１本発明によれば、ＴＳのリアレ
ンジにおいて、データの脱落、重複を全く生じさせず、
加入者相互間の通信情報に誤りを生じることなく、リア
レンジを実行できるので。
ンジにおいて、データの脱落、重複を全く生じさせず、
加入者相互間の通信情報に誤りを生じることなく、リア
レンジを実行できるので。
例えば、衛星回線を昼夜間で切替えて使用する場合等で
は、柔軟な運用を行うことが可能となる。
は、柔軟な運用を行うことが可能となる。
また１本発明によるリアレンジ回路は１時間スイッチと
して使用することができるので、通常の時分割スイッチ
の時間スイッチシ；用いれば、無瞬断リアレンジ機能を
具備した時分割スイッチを構成することができる。
して使用することができるので、通常の時分割スイッチ
の時間スイッチシ；用いれば、無瞬断リアレンジ機能を
具備した時分割スイッチを構成することができる。
第１図は本発明の一実施例を示す時分割交換網の全体構
成図、第２図は第１図のリアレンジ回路のブロック図、
第３図は第２図における制御メモリの内容を示す説明図
、第４図は双方向通信の場合におけるリアレンジ手順の
シーケンスチャート、第５図は本発明によるリアレンジ
回路を用いた時分割スイッチの構成図、第６図は時分割
多重フレームの構成例およびＴＳのリアレンジを説明す
る図である。 ｓｏ、ｓｉ：時分割交換機、５２．５３：リアレンジ回
路、５４：伝送路、５５，５６，５７．５８：ハイウエ
イ、５９．６０：制御線、６１：局間信号路、１０１，
１０２：データメモリ、１０３：制御メモリ、１０４：
カウンタ、１０５：１ビツト・カウンタ、１０６：否定
回路、１０’７：セレクタ、１１０：入ハイウェイ、１
１１：出ハイウェイ、１１２：フレーム信号線、１１３
．１１４．１１７：制御線、１１５，１１６：読出し線
、２００〜２０４：時間スイッチ、２０５：リアレンジ
回路、２０６：空間スイッチ。 第５図
成図、第２図は第１図のリアレンジ回路のブロック図、
第３図は第２図における制御メモリの内容を示す説明図
、第４図は双方向通信の場合におけるリアレンジ手順の
シーケンスチャート、第５図は本発明によるリアレンジ
回路を用いた時分割スイッチの構成図、第６図は時分割
多重フレームの構成例およびＴＳのリアレンジを説明す
る図である。 ｓｏ、ｓｉ：時分割交換機、５２．５３：リアレンジ回
路、５４：伝送路、５５，５６，５７．５８：ハイウエ
イ、５９．６０：制御線、６１：局間信号路、１０１，
１０２：データメモリ、１０３：制御メモリ、１０４：
カウンタ、１０５：１ビツト・カウンタ、１０６：否定
回路、１０’７：セレクタ、１１０：入ハイウェイ、１
１１：出ハイウェイ、１１２：フレーム信号線、１１３
．１１４．１１７：制御線、１１５，１１６：読出し線
、２００〜２０４：時間スイッチ、２０５：リアレンジ
回路、２０６：空間スイッチ。 第５図
Claims (1)
- （１）送信側と受信側とが時分割多重伝送路と信号路を
介して結合され、時分割多重伝送路の時分割多重フレー
ム上で、使用中のタイムスロットを他の空きタイムスロ
ットに再配置するタイムスロット・リアレンジ方式にお
いて、送信側と受信側の各々に、時分割多重フレーム単
位でデータをバッファする２個のデータメモリと、該デ
ータメモリの一方にデータを書込んでいるときには、他
方のデータメモリから前回のフレームのデータを読出す
手段と、上記データメモリにデータを書込みまたは読出
すとき、タイムスロットを変換制御する制御メモリとを
備えたリアレンジ回路を有し、時分割フレーム上で使用
中のタイムスロットｋを他の空きタイムスロットｂに再
配置するときには、送信側でリアレンジ回路の制御メモ
リに対して、送信データを使用中のタイムスロットにと
ともに再配置先のｂにも送出するように制御した後、上
記信号路を介して受信側にタイムスロットにからｂへの
変更を指示するリアレンジ指示信号を送出し、受信側で
リアレンジ回路の制御メモリに対して、タイムスロット
ｋの受信データをタイムスロットｂから受信するように
制御した後、タイムスロットにを空き状態にして、受信
切替終了信号を返送することにより、送信側でもタイム
スロットｋを空き状態にすることを特徴とするタイムス
ロット・リアレンジ方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1407085A JPS61173540A (ja) | 1985-01-28 | 1985-01-28 | タイムスロツト・リアレンジ方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1407085A JPS61173540A (ja) | 1985-01-28 | 1985-01-28 | タイムスロツト・リアレンジ方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61173540A true JPS61173540A (ja) | 1986-08-05 |
Family
ID=11850839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1407085A Pending JPS61173540A (ja) | 1985-01-28 | 1985-01-28 | タイムスロツト・リアレンジ方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61173540A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6473941A (en) * | 1987-09-16 | 1989-03-20 | Netsutowaaku Syst Corp | Ultra-high speed digital data bus |
| JPH0477127A (ja) * | 1990-07-17 | 1992-03-11 | Eisei Tsushin Syst Gijutsu Kenkyusho:Kk | 通信装置の回線切替方法及び通信装置 |
-
1985
- 1985-01-28 JP JP1407085A patent/JPS61173540A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6473941A (en) * | 1987-09-16 | 1989-03-20 | Netsutowaaku Syst Corp | Ultra-high speed digital data bus |
| JPH0648814B2 (ja) * | 1987-09-16 | 1994-06-22 | ネットワーク システムズ コーポレーション | データ通信システム |
| JPH0477127A (ja) * | 1990-07-17 | 1992-03-11 | Eisei Tsushin Syst Gijutsu Kenkyusho:Kk | 通信装置の回線切替方法及び通信装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5524007A (en) | Network interface architecture for a packet switch communication system | |
| AU567034B2 (en) | Method and apparatus for the connection of a closed ring through a telephone exchange | |
| US5475681A (en) | Wireless in-building telecommunications system for voice and data communications | |
| JPH0630511B2 (ja) | 局順可変の環状伝送システム | |
| EP0126484B1 (en) | Time switch in a time division switching network | |
| US3846587A (en) | Data transmission system for a multiple branch network | |
| WO1986005349A1 (en) | Time sharing switching system | |
| EP0003633B2 (en) | A method of and an apparatus for a radiotelephone communications system | |
| JP2889027B2 (ja) | 時分割スイッチ及びかかるスイッチを構成する接続モジュール | |
| JPS61173540A (ja) | タイムスロツト・リアレンジ方式 | |
| JPH0548560A (ja) | Ｐｃｍ伝送路におけるデータのフレーム遅延補正方式 | |
| JP3032044B2 (ja) | 無瞬断スイッチ切替方式 | |
| US4523308A (en) | Telephone concentrator switch arrangement | |
| US4146748A (en) | Switching arrangement for pulse code modulation time division switching systems | |
| JP2632399B2 (ja) | 通信中チヤネル切り替え方式 | |
| JPS5979697A (ja) | 通話路メモリ制御方式 | |
| KR950004947B1 (ko) | 이중 녹음 안내장치의 안내메세지 저장장치 | |
| JPH01166642A (ja) | 同報通信システム | |
| JPS6130799B2 (ja) | ||
| JP2595503B2 (ja) | 時分割多重時間スイッチ制御方式 | |
| JPS61123338A (ja) | ル−プネツトワ−クにおけるチヤネル割当て方式 | |
| JP2595504B2 (ja) | 時分割多重時間スイッチ制御方式 | |
| JPS5850477B2 (ja) | 電子交換機装置 | |
| JP2595502B2 (ja) | 時分割多重時間スイッチ制御方式 | |
| JP2898203B2 (ja) | ルーチング制御方式 |