JPS61170849A - デ−タ転送装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理システムのデータ転送装置のエラー処
理制御に関し、エラー発生によるシステムダウンをおこ
すことの少ないデータ転送装置に利用される。

〔概要〕

本発明は、多数のチャネルが接続されるデータ転送装置
において、 チャネル集中制御部を複数化して、情報処理システムの
規模の大小に対応する追加接続を可能にするとともに、
これをエラー制御に利用することにより、 システム構築に際して、自由度があり、がつエラー発生
に対して柔軟に対応できるデータ転送装置を提供するも
のである。

〔従来の技術〕

従来この種のデータ転送装置は、第２図に示すようにメ
モリアクセス制御部１およびマイクロプログラム制御部
２と複数のチャネル４１〜４ｎとが単一のチャネル集中
制御部３によって組合わされて構成される。

この場合チャネル集中制御部３のエラー処理はそのエラ
ーが完全に一つのチャネルのハードウェアに切り分けら
れる分はチャネルエラーとし、その他の共通部分はデー
タ転送装置のエラーとみなしてシステムダウンとするの
が普通であるが、この切り分けは非常に難しく、チャネ
ルから上位のデータのエラー検出程度しかできないのが
実情である。すなわちチャネルエラーを含んだチャネル
集中制御部内に発生したエラーの大多数は、データ転送
装置エラーとみなされるのでシステムダウンする確率が
大きくなる。

〔発明が解決しようとする問題点〕

近年周辺機器が多様化されるとともに、大型システムで
は多チャネル多デバイスのシステムが要求されるが、チ
ャネル数を増加したことにより、当然チャネル集中制御
部のハードウェア量は太きくなり、データ転送装置全体
のかなりの部分をしめるようになっているので、単一の
チャネル集中制御部を設けたデータ転送装置では、チャ
ネル集中制御部のエラーによってシステムダウンを引き
おこす確率がさらに増大する欠点があった。

本発明はこの欠点を解決するもので、チャネルの増設な
どシステム構築の自由度を上げるとともゞ゛５−Ｒ’Ａ
″′″ＭＬ″″″″′″ＭＧ　Ｔ　：！　４　ｙ−５’
　　　　、Ｆ転送装置を提供することを目的とする。

〔問題点を解決するための手段〕

本発明は、メモリアクセス制御部とマイクロプログラム
制御部とチャネル集中制御部と多数のチャネルとから構
成されたデータ転送装置において、上記チャネル集中制
御部は複数個設けられ、それぞれのチャネル集中制御部
に対応して第一のフリップフロップ回路であるコネクシ
ョンフリップフロップ回路とこのコネクションフリップ
フロップ回路の出力と上記チャネル集中制御部の出力パ
スとをゲートする論理積回路と、上記それぞれのチャネ
ル集中制御部にはエラー検出手段と、このエラーを記憶
する第二のフリップフロップ回路であるエラーフリップ
フロップ回路とを備え、一つのチャネル集中制御部のエ
ラー発生によって、上記対応するエラーフリップフロッ
プ回路はセットされ、対応するコネクションフリップフ
ロップ回路をリセットされることにより、このチャネル
集中制御部のみを打切ることを特徴とする。

〔作用〕

いずれかのエラー検出回路で、そのチャネル集中制御部
のエラーを検出すると、そのチャネル集中制御部に対応
する第二のフリップフロップ回路にその旨が記憶される
。この第二のフリップフロップ回路はそれぞれ対応する
第一のフリップフロップ回路を強制的にリセットするの
で、データ転送装置の上位装置には、エラー検出は直接
伝送されず、かつ有効にエラーのあるチャネル集中制御
部を排除できる。

〔実施例〕

本発明の実施例を図面によって説明する。

本発明の一実施例を示す第１図において、データ転送装
置は、メモリアクセス制御部ｌ、マイクロプログラム制
御部２、複数のチャネル集中制御部３１〜３１、チャネ
ル４１）〜４ｉｊ　、それぞれの集中制御部に付帯する
エラー検出回路９１〜９１、チャネル集中制御部に対応
するコネクションフリップフロップ回路６１〜６１、チ
ャネル集中制御部からの出力パスと上記コネクションフ
リップフロップ回路とのゲート回路７１〜１ｉｓエラー
検出回路９１〜９１にそれぞ些対応するエラーフリフプ
フロップ回路５１〜５１および接続パス８０１〜８４４
　で構成される。

ここで本発明の特徴とするところは、それぞれエラー検
出回路９１〜９１を含む複数個のチャネル集中制御部３
１〜３１、このエラー検出回路にそれぞれ対応して、そ
の出力を記憶するエラーフリップフロップ回路５１〜５
１、この出力によりリセットされてそれぞれのチャネル
集中制御部からの出力パスをゲート回路７１〜７１によ
ってメモリアクセス部１やマイクロプログラム制御部２
に伝達されないようにするコネクションフリップフロッ
プ回路６１〜６１を設けたことにある。

マイクロプログラム制御部２にマイクロプログラムがロ
ードされると、このマイクロプログラムはデータ転送装
置の構成情報を図外の中央処理装置へとりに行く０本例
ではｉｘｊのチャネルがすべてつながっているのでマイ
クロプログラムはコネクションフリップフロップ回路６
１〜６１すべてに接続パス８０１を使って「１」を設定
し、メモリアクセス制御部１、およびマイクロプログラ
ム制御部２からみて、チャネル集中制御部３１〜３１は
すべて動作可能にされ、データ転送処理を開始する。

この時のエラーフリップフロップ回路５１〜５１の初期
値はすべて「０」となっている。

データ転送処理中に例えばチャネル集中制御部３２にエ
ラーが発生し、エラー検出回路９２で検出されたとする
と、この出力は接続パス８３２を介してエラーフリップ
フロップ回路５２をセットする。このエラーフリップフ
ロップ回路がセ・７トされると対応したコネクションフ
リップフロノブ６２がリセットされるので、チャネル集
中制御部３２の出力パスはゲート回路７２においてすべ
てゲートされ、メそりアクセス制御部１やマイクロプロ
グラム制御部２に信号が伝わることはない。または他の
正常なチャネル集中制御部３１．３３〜３１では従来通
りの転送を継続することができる。

もしチャネル集中制御部のエラーが続発してチャネル集
中制御部３２に引続づき、チャネル集中制御部３１に１
ラーが発生しても・上記と同様にして　　　　　　−チ
ャネル集中制御部３１が切離されるだけである。

さらにつぎつぎチャネル集中制御部がエラーして行き、
最後のチャネル集中制御部がエラーした時にはこのデー
タ転送装置のエラーとなってシステムダウンをおこすこ
とになるが、単一のチャネル集中制御部を有するものに
比してその確率は非常に小さい。

〔発明の効果〕

本発明は以上説明したように、データ転送装置内にチャ
ネル集中制御部を複数設け、それぞれに対応するエラー
フリップフロップ回路およびコネクションフリップフロ
ップ回路とを備えることによりシステム構築の自由度を
増大させるとともに、エラーの発生したチャネル集中制
御部を切りはなすので、信顛性の高いデータ転送装置を
提供できる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック構成図。 第２図は従来例装置のブロック構成図。 １・・・メモリアクセス制御部、２・・・マイクロプロ
グラム制御部、３・・・チャネル集中制御部、４１〜４
ｎ、４１）〜４１ｊ　、　４２１〜４２ｊ　、４ｉ１〜
４ｉｊ　・・・チャネル、５１〜５１・・・エラーフリ
ップフロップ回路、６１〜６１・・・コネクションフリ
ップフロップ回路、７１〜７１・・・ゲート回路、９１
〜９１・・・エラー検出回路、８０１．８１）〜８１ｉ
　、　８２１〜８２ｉ　、　８３１〜８３ｉ　、　８４
１〜８４ｉ　・・・接接パス。

Claims (1)

【特許請求の範囲】
1. （１）それぞれ入出力デバイスが接続される複数のチャ
   ネルと上位装置との間に接続され、このチャネルを集中
   制御するチャネル集中制御部と、このチャネル集中制御
   部に制御されたマイクロプログラム制御部およびメモリ
   アクセス制御部とを含むデータ転送装置において、 上記チャネル集中制御部はそれぞれ小数のチャネルが接
   続されたもので構成され、 各チャネル集中制御部にはそれぞれエラー検出手段を備
   え、 それぞれチャネル集中制御部に対応する数の第一のフリ
   ップフロップ回路と、 上記エラー検出手段の出力がそれぞれ設定される第二の
   フリップフロップ回路と を設け、 上記第一のフリップフロップ回路は、上記チャネル集中
   制御部の実装の有無に従う論理値をとり、上記第二のフ
   リップフロップ回路にエラー検出手段の出力が設定され
   たときには強制的に実装のない論理値に設定される構成
   であり、 各チャネル集中制御部と上記メモリアクセス制御部およ
   び上記マイクロプログラム制御部との通路に、上記第一
   のフリップフロップ回路の論理値により制御されるゲー
   ト回路を備えた ことを特徴とするデータ転送装置。