JPS61166172A - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JPS61166172A JPS61166172A JP60006872A JP687285A JPS61166172A JP S61166172 A JPS61166172 A JP S61166172A JP 60006872 A JP60006872 A JP 60006872A JP 687285 A JP687285 A JP 687285A JP S61166172 A JPS61166172 A JP S61166172A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- source electrode
- gate
- semiconductor layer
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 10
- 239000004065 semiconductor Substances 0.000 claims abstract description 18
- AQCDIIAORKRFCD-UHFFFAOYSA-N cadmium selenide Chemical compound [Cd]=[Se] AQCDIIAORKRFCD-UHFFFAOYSA-N 0.000 claims description 2
- 239000010408 film Substances 0.000 abstract description 21
- 230000015556 catabolic process Effects 0.000 abstract description 17
- 230000007547 defect Effects 0.000 abstract description 10
- 239000012212 insulator Substances 0.000 abstract description 7
- 230000006378 damage Effects 0.000 abstract description 2
- 230000005684 electric field Effects 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 3
- 239000003990 capacitor Substances 0.000 description 5
- 230000002950 deficient Effects 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 101100462166 Aspergillus flavus (strain ATCC 200026 / FGSC A1120 / IAM 13836 / NRRL 3357 / JCM 12722 / SRRC 167) omtB gene Proteins 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000009125 cardiac resynchronization therapy Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
２ページ
この発明は、液晶やＥＬ表示装置等に使用される薄膜ト
ランジスタ（以下ＴＰＴと略す）に関し、特に、特定の
形状から々るソース及びドレイン電極を用いて、高い信
頼性を有するＴＰＴに関するものである。
ランジスタ（以下ＴＰＴと略す）に関し、特に、特定の
形状から々るソース及びドレイン電極を用いて、高い信
頼性を有するＴＰＴに関するものである。
従来の技術
近年、液晶やＥＬを用いた平面ディスプレイがＣＲＴに
変わる表示デバイスとして注目されている。特に薄膜コ
ンデンサやＴＰＴ々どの非線形素子を用いた表示デバイ
スの研究開発が盛んに々ってきた。
変わる表示デバイスとして注目されている。特に薄膜コ
ンデンサやＴＰＴ々どの非線形素子を用いた表示デバイ
スの研究開発が盛んに々ってきた。
ＴＰＴは一般に第４図のよう々構造をしている。
す々わち、ガラス等の絶縁性基板１５上に形成されたへ
２等から成るゲート電極１６、へ２２ｏ３等から成るゲ
ート絶縁膜１７、ｎ形またはｐ型の導電形を与える不純
物を含んだＣｄＳｅ、Ｓｉ等からなる半導体層１８、Ａ
ｆｉ等の金属層から彦るソース電極１９およびドレイン
電極２０とから構成されている。
２等から成るゲート電極１６、へ２２ｏ３等から成るゲ
ート絶縁膜１７、ｎ形またはｐ型の導電形を与える不純
物を含んだＣｄＳｅ、Ｓｉ等からなる半導体層１８、Ａ
ｆｉ等の金属層から彦るソース電極１９およびドレイン
電極２０とから構成されている。
またゲート電極１６と、ソース電極１９および３べ−７
ドレイン電極２０との間のゲート絶縁膜１７中にピンホ
ール等の欠陥が存在すれば、絶縁破壊をひきおこし、そ
れぞれの電極が蒸発してしまうので、それを防止するた
め、ゲート電極とソースおよびドレイン電極とが重なら
々い構造のＴＦＴも提案されている。
ール等の欠陥が存在すれば、絶縁破壊をひきおこし、そ
れぞれの電極が蒸発してしまうので、それを防止するた
め、ゲート電極とソースおよびドレイン電極とが重なら
々い構造のＴＦＴも提案されている。
発明が解決しようとする問題点
たとえば表示デバイスにＴＰＴを用いた場合、次のよう
な問題点が存在する。
な問題点が存在する。
マトリクス型ＥＬ表示装置にＴＰＴを用いた場合を考え
る。第５図はマトリックス型ＥＬ表示装置の一絵素の回
路図を示している。すなわちソース端子が蓄積用コンデ
ンサＣ８に接続しているスイッチングトランジスタＴ１
及びゲート端子が前記スイッチングトランジスタのソー
ス端子に接続し、かつそのソース端子が前記蓄積用コン
デンサＣ８の他方の端子と接続している電力用トランジ
スタＴ２及びその一方の端子が前記電力用トランジスタ
Ｔ２のドレイン端子に接続し、他方の端子が高周波ドラ
イブ電源２１に接続しているＥＬ素子ＣＥＬより構成さ
れている。丑だ前記スイッチングトランジスタＴ１のド
レイン端子は情報信号旬ｍｘ１．Ｘ２・・・・・・に、
ゲート端子はスイッチング信号母線Ｙ１．Ｙ２ ・・・
・・・にそれぞれ接続され、前記蓄積用コンデンサＣ８
の一方の端子及び前記電力用トランジスタＴ２のソース
端子は、前記高周波ドライブ電源２１に接続する共通母
線Ｐに接続されている。
る。第５図はマトリックス型ＥＬ表示装置の一絵素の回
路図を示している。すなわちソース端子が蓄積用コンデ
ンサＣ８に接続しているスイッチングトランジスタＴ１
及びゲート端子が前記スイッチングトランジスタのソー
ス端子に接続し、かつそのソース端子が前記蓄積用コン
デンサＣ８の他方の端子と接続している電力用トランジ
スタＴ２及びその一方の端子が前記電力用トランジスタ
Ｔ２のドレイン端子に接続し、他方の端子が高周波ドラ
イブ電源２１に接続しているＥＬ素子ＣＥＬより構成さ
れている。丑だ前記スイッチングトランジスタＴ１のド
レイン端子は情報信号旬ｍｘ１．Ｘ２・・・・・・に、
ゲート端子はスイッチング信号母線Ｙ１．Ｙ２ ・・・
・・・にそれぞれ接続され、前記蓄積用コンデンサＣ８
の一方の端子及び前記電力用トランジスタＴ２のソース
端子は、前記高周波ドライブ電源２１に接続する共通母
線Ｐに接続されている。
第６図は上記マトリックス型ＥＬ表示装置の一例の斜視
断面図を示している。ガラスなどの絶縁性支持基板２２
の上に１１００ｎ程度の膜厚を有するインジウム錫酸化
物（ＩＴＯ）からなる透明電極２３、その上に５００
ｎ ｍ程度の膜厚を有するＹ２Ｏ３からなる絶縁体層２
４、この上に２００ｎｍ程度の膜厚を有するＺｎＳ：Ｍ
ｎ の螢光体２５、さらにその上に３００ ｎ ｍ程度
の膜厚を有するＹ２Ｏ３から力る絶縁体層２６からＥＬ
ＬＰ０１構成されている。その上にスイッチング信号母
線に接続しているスイッチングトランジスタＴ１のグー
４電極２Ｂ、前記ＥＬ層２７の光反射用電極５ へ−
７ ２９、電力用トランジスタのゲート電極でもある蓄積用
コンデンサＣ８の片側電源３ｏとして１１００ｎ程度の
膜厚を有するアルミニウム層が構成されている。その上
に５００ ｎ ｍ程度の膜厚を有するＡｆｌ ＯやＴ
ａ ２０５などから成る絶縁体層３１がＴ１のゲート絶
縁膜およびＣ８の誘電体薄膜層でありかつＴ２のゲート
絶縁膜として構成される。
断面図を示している。ガラスなどの絶縁性支持基板２２
の上に１１００ｎ程度の膜厚を有するインジウム錫酸化
物（ＩＴＯ）からなる透明電極２３、その上に５００
ｎ ｍ程度の膜厚を有するＹ２Ｏ３からなる絶縁体層２
４、この上に２００ｎｍ程度の膜厚を有するＺｎＳ：Ｍ
ｎ の螢光体２５、さらにその上に３００ ｎ ｍ程度
の膜厚を有するＹ２Ｏ３から力る絶縁体層２６からＥＬ
ＬＰ０１構成されている。その上にスイッチング信号母
線に接続しているスイッチングトランジスタＴ１のグー
４電極２Ｂ、前記ＥＬ層２７の光反射用電極５ へ−
７ ２９、電力用トランジスタのゲート電極でもある蓄積用
コンデンサＣ８の片側電源３ｏとして１１００ｎ程度の
膜厚を有するアルミニウム層が構成されている。その上
に５００ ｎ ｍ程度の膜厚を有するＡｆｌ ＯやＴ
ａ ２０５などから成る絶縁体層３１がＴ１のゲート絶
縁膜およびＣ８の誘電体薄膜層でありかつＴ２のゲート
絶縁膜として構成される。
３４、Ｔ のソース電極３５ 、 Ｔ２のドレイン電極
３６であり共通母線Ｐに接続しているＣ１０片側電極３
７、Ｔ２のソース電極３８が１１００ｎ程度の膜厚を有
するアルミニウムから構成されている。
３６であり共通母線Ｐに接続しているＣ１０片側電極３
７、Ｔ２のソース電極３８が１１００ｎ程度の膜厚を有
するアルミニウムから構成されている。
以上の構成から成るマトリクス型ＥＬ表示装置では、絶
縁体層中の欠陥のため不良品となることがしばしばあっ
た。たとえばＥＬ層にＴ２を介して高電圧を印加して発
光させる場合、Ｔ２のソース電極３８とゲート電極３０
との間の絶縁体層３１中にピンホール等の欠陥が存在す
れば、絶縁破壊６ペーシ・ のだめ、電極部分が蒸発して々くなることがあっだ０ まだＴ１ にも同様の欠陥が存在して、ゲート電極２８
とドレイン電極３４との間で短絡したり、漏れ電流が存
在すれば情報信号母線を介して、信号がはいらず、Ｔ２
をＯＮ状態とすることができない。このよう々欠陥をな
くする方法としては、ゲート電極２８とドレイン電極３
４との間に、瞬時に大電流を投入して、欠陥部で強制的
に絶縁破壊をおこさせて電気的に開放状態とすることな
どが考えられる。しかしながら、ドレイン電極の面積が
小さいよう々場合には、上記の方法では電極のすべてが
破壊してしまうことがあり、表示デバイス全体の面積が
大きくなれば々るほど欠陥の生じる確率が増し、歩留ま
りが極端に悪くなるという問題があった。
縁体層中の欠陥のため不良品となることがしばしばあっ
た。たとえばＥＬ層にＴ２を介して高電圧を印加して発
光させる場合、Ｔ２のソース電極３８とゲート電極３０
との間の絶縁体層３１中にピンホール等の欠陥が存在す
れば、絶縁破壊６ペーシ・ のだめ、電極部分が蒸発して々くなることがあっだ０ まだＴ１ にも同様の欠陥が存在して、ゲート電極２８
とドレイン電極３４との間で短絡したり、漏れ電流が存
在すれば情報信号母線を介して、信号がはいらず、Ｔ２
をＯＮ状態とすることができない。このよう々欠陥をな
くする方法としては、ゲート電極２８とドレイン電極３
４との間に、瞬時に大電流を投入して、欠陥部で強制的
に絶縁破壊をおこさせて電気的に開放状態とすることな
どが考えられる。しかしながら、ドレイン電極の面積が
小さいよう々場合には、上記の方法では電極のすべてが
破壊してしまうことがあり、表示デバイス全体の面積が
大きくなれば々るほど欠陥の生じる確率が増し、歩留ま
りが極端に悪くなるという問題があった。
またゲート電極とソースおよびドレイン電極とが重々ら
女い構造のＴＦＴでは、ゲート電極で制御できない領域
が存在するため、ＴＰＴの特性が悪くなるという欠点が
あった。
女い構造のＴＦＴでは、ゲート電極で制御できない領域
が存在するため、ＴＰＴの特性が悪くなるという欠点が
あった。
７ベー
そこで本発明は、絶縁体層中の欠陥部分で絶縁破壊が生
じても、一部分のみの破壊にとどめることのできる信頼
性の高いＴＰＴを提供することを目としている。
じても、一部分のみの破壊にとどめることのできる信頼
性の高いＴＰＴを提供することを目としている。
問題点を解決するだめの手段
本発明は前記問題点を解決するために、ソース電極及び
ドレイン電イタを、半導体層との接続部において少々く
ともふたつの領域に分割することを特徴とする。
ドレイン電イタを、半導体層との接続部において少々く
ともふたつの領域に分割することを特徴とする。
作 用
本発明のＴＰＴでは、絶縁体層中に欠陥部が存在して、
駆動中や強制的に大電流を投入するような場合に絶縁破
壊が生じても、ソース電極及びドレイン電極が半導体層
との接続部において少なくともふたつの領域に分割され
ているので、弱い部分で発生した放電がとなりの電極に
壕でおよんで破壊する心配が彦い。
駆動中や強制的に大電流を投入するような場合に絶縁破
壊が生じても、ソース電極及びドレイン電極が半導体層
との接続部において少なくともふたつの領域に分割され
ているので、弱い部分で発生した放電がとなりの電極に
壕でおよんで破壊する心配が彦い。
実施例
以下、本発明の実施例を添付図面にもとづいて説明する
。
。
第１図及び第２図は本発明のＴＰＴを第６図のマトリッ
クス型ＥＬ表示装置中のＴ１及びＴ２に用いた場合の平
面拡大図を示している０図中１、。
クス型ＥＬ表示装置中のＴ１及びＴ２に用いた場合の平
面拡大図を示している０図中１、。
６はそれぞれＴ１．Ｔ２のゲート電極であり、ここでは
１００ ｎ ｍ程度の膜厚を有するＡＩから成り、真空
蒸着法及びホトリングラフ技術を用いて形成される。次
にＡｌ２Ｏ３等から成るゲート絶縁膜を全面に周面に周
知のスパッタ法等を用いて形成し、その上に５０ｎｍ程
度の膜厚を有するセレン化カドミウム（ＣｄＳｅ）から
成る半導体層２，７を同様の方法で形成する。最後に２
００ｎｍ程度の膜厚を有するＡＩ から成るＴ１ のソ
ース・ドレイン電極３，４及びＴ２のソース・ドレイン
電極８，９を同様の方法で図に示すように半導体層との
接続部において分割して形成する。
１００ ｎ ｍ程度の膜厚を有するＡＩから成り、真空
蒸着法及びホトリングラフ技術を用いて形成される。次
にＡｌ２Ｏ３等から成るゲート絶縁膜を全面に周面に周
知のスパッタ法等を用いて形成し、その上に５０ｎｍ程
度の膜厚を有するセレン化カドミウム（ＣｄＳｅ）から
成る半導体層２，７を同様の方法で形成する。最後に２
００ｎｍ程度の膜厚を有するＡＩ から成るＴ１ のソ
ース・ドレイン電極３，４及びＴ２のソース・ドレイン
電極８，９を同様の方法で図に示すように半導体層との
接続部において分割して形成する。
このちとＴ１ のゲート絶縁膜中のピンホールやクラッ
ク等の欠陥を除去するため、第６図に示すスイッチング
信号母線３４と情報信号母線２８との間、すなわち、ゲ
ート電極１及びソース電極３との間に瞬時に大電流を投
入して強制的に絶縁膜９ ぺ− 壊をおこさぜる。この時、ソース電極３は分割されてい
るので、電極の切れ目で破壊がと壕り（図中５）、それ
以上他の電極部分を破壊するのを防止することができる
。
ク等の欠陥を除去するため、第６図に示すスイッチング
信号母線３４と情報信号母線２８との間、すなわち、ゲ
ート電極１及びソース電極３との間に瞬時に大電流を投
入して強制的に絶縁膜９ ぺ− 壊をおこさぜる。この時、ソース電極３は分割されてい
るので、電極の切れ目で破壊がと壕り（図中５）、それ
以上他の電極部分を破壊するのを防止することができる
。
またＥＬ層２７中にＴ２を介して発光に必要々高電界を
印加する時、同じくゲート電極６とソース電極８との間
のゲート絶縁膜中の欠陥部で絶縁破壊が生じても、上記
した理由と同様の理由で一部のみの破壊でとどまり（図
中１０）、ＴＦＴとしての性能にはなんら問題はない。
印加する時、同じくゲート電極６とソース電極８との間
のゲート絶縁膜中の欠陥部で絶縁破壊が生じても、上記
した理由と同様の理由で一部のみの破壊でとどまり（図
中１０）、ＴＦＴとしての性能にはなんら問題はない。
第３図は他の実施例を示す。同図のように、半導体層１
２のチャネル領域の幅をソース電極及びドレイン電極１
３．１４と半導体層１２との接続部での幅よりも小さく
すれば、ＴＰＴのチャネル幅Ｗ及びヂャネル長りの比を
変化することなくソース電極及びドレイン電極１３．１
４を数多く分割することができるため、一部の絶縁破壊
によるＴＰＴの性能の変化を最小限にとどめることがで
きる。
２のチャネル領域の幅をソース電極及びドレイン電極１
３．１４と半導体層１２との接続部での幅よりも小さく
すれば、ＴＰＴのチャネル幅Ｗ及びヂャネル長りの比を
変化することなくソース電極及びドレイン電極１３．１
４を数多く分割することができるため、一部の絶縁破壊
によるＴＰＴの性能の変化を最小限にとどめることがで
きる。
また第３図すに示すように、ソース電極及びドラ０ペー
ジ レイン電極１３．１４の分割されたそれぞれの領域間で
、半導体層１２も同時に分割されれば、半導体層を介し
て絶縁破壊が伝播するのも才だ、防止することができ、
ＴＰＴの信頼性をさらに向上させることができる。
ジ レイン電極１３．１４の分割されたそれぞれの領域間で
、半導体層１２も同時に分割されれば、半導体層を介し
て絶縁破壊が伝播するのも才だ、防止することができ、
ＴＰＴの信頼性をさらに向上させることができる。
半導体層としてセレン化カドミウムを用いた場合には、
厚さが極めて薄いためゲート電極とソース・ドレイン電
極間で絶縁破壊が生じやすいため、本発明による構造を
有するＴＰＴが特に有効である０ 発明の効果 以上の説明から明らか々ように、本発明に依れば、ソー
ス電極及びドレイン電極を半導体層との接続部において
少なくともふたつの領域に分割しているので、絶縁破壊
が生じたような場合にも、ソース及びドレイン電極のす
べてが破壊することはなく、ＴＰＴの信頼性を大巾に向
上することができる。壕だ製造工程を増やす必要も々い
ので量産にも適しているため工業的価値も高い。
厚さが極めて薄いためゲート電極とソース・ドレイン電
極間で絶縁破壊が生じやすいため、本発明による構造を
有するＴＰＴが特に有効である０ 発明の効果 以上の説明から明らか々ように、本発明に依れば、ソー
ス電極及びドレイン電極を半導体層との接続部において
少なくともふたつの領域に分割しているので、絶縁破壊
が生じたような場合にも、ソース及びドレイン電極のす
べてが破壊することはなく、ＴＰＴの信頼性を大巾に向
上することができる。壕だ製造工程を増やす必要も々い
ので量産にも適しているため工業的価値も高い。
１１ べ−７
第１図、第２図及び第３図は本発明の実施例における薄
膜トランジスタの要部を説明するだめの平面図、第４図
は一般的なＴＰＴの構造を示す断面図、第５図及び第６
図は各々、従来のＴＦＴの問題点を説明するだめの回路
図及び斜視断面図である。 １、．６．１１・・・・・・ゲート電極、２，７，１２
・・・・・・半導体層、３，８．１３・・・・・・ソー
ス電極、４゜９．１４・・・・・・ドレイン電極、５，
１０・・・・・・絶縁破壊部。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名′お
〜 −へ レー〜、−ノ レーヘ、−ノ 区 の ミ レーへ、−〕 ； Ｌ Ｊ 区 ８ 一 第４図 第５図 ×ｌＸ２ Ｙ／ □□−−一□−〕 工１ Ｃ３： − Ｊ ＣｅＬ 第６図
膜トランジスタの要部を説明するだめの平面図、第４図
は一般的なＴＰＴの構造を示す断面図、第５図及び第６
図は各々、従来のＴＦＴの問題点を説明するだめの回路
図及び斜視断面図である。 １、．６．１１・・・・・・ゲート電極、２，７，１２
・・・・・・半導体層、３，８．１３・・・・・・ソー
ス電極、４゜９．１４・・・・・・ドレイン電極、５，
１０・・・・・・絶縁破壊部。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名′お
〜 −へ レー〜、−ノ レーヘ、−ノ 区 の ミ レーへ、−〕 ； Ｌ Ｊ 区 ８ 一 第４図 第５図 ×ｌＸ２ Ｙ／ □□−−一□−〕 工１ Ｃ３： − Ｊ ＣｅＬ 第６図
Claims (4)
- （１）ソース電極及びドレイン電極を半導体層との接続
部において少なくとも２つの領域に分割したことを特徴
とする薄膜トランジスタ。 - （２）半導体層のチャネル領域の幅が、ソース電極及び
ドレイン電極と前記半導体層との接続部での幅よりも小
さいことを特徴とする特許請求の範囲第１項記載の薄膜
トランジスタ。 - （３）ソース電極及びドレイン電極の分割されたそれぞ
れの領域で、半導体層も同様に分割されたことを特徴と
する特許請求の範囲第１項記載の薄膜トランジスタ。 - （４）半導体層がセレン化カドミウム（ＣｄＳｅ）から
成ることを特徴とする特許請求の範囲第１項記載の薄膜
トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP687285A JPH0620139B2 (ja) | 1985-01-18 | 1985-01-18 | 薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP687285A JPH0620139B2 (ja) | 1985-01-18 | 1985-01-18 | 薄膜トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61166172A true JPS61166172A (ja) | 1986-07-26 |
| JPH0620139B2 JPH0620139B2 (ja) | 1994-03-16 |
Family
ID=11650318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP687285A Expired - Lifetime JPH0620139B2 (ja) | 1985-01-18 | 1985-01-18 | 薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0620139B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7079101B1 (en) | 1998-05-13 | 2006-07-18 | Nec Corporation | Liquid crystal display device and driving method therefor |
-
1985
- 1985-01-18 JP JP687285A patent/JPH0620139B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7079101B1 (en) | 1998-05-13 | 2006-07-18 | Nec Corporation | Liquid crystal display device and driving method therefor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0620139B2 (ja) | 1994-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3290772B2 (ja) | 表示装置 | |
| EP0376437A2 (en) | An active matrix type liquid crystal display | |
| US7817216B2 (en) | Flat panel display and method for fabricating the same | |
| JPH0990318A (ja) | アクティブマトリクス型液晶表示装置および画素欠陥修正方法 | |
| US4961629A (en) | Liquid crystal display device | |
| JPH01219824A (ja) | 非晶質シリコン薄膜トランジスタアレイ基板 | |
| JP3111944B2 (ja) | アクティブマトリクス液晶表示装置 | |
| JPH09160073A (ja) | 液晶表示装置 | |
| JPS61166172A (ja) | 薄膜トランジスタ | |
| JPS6242563A (ja) | 薄膜トランジスタ | |
| JPS58184758A (ja) | マトリツクスアレ−の欠陥修正方法 | |
| JPS6136972A (ja) | 薄膜トランジスタ | |
| JP3628125B2 (ja) | アクティブマトリクス基板及びアクティブマトリクス型液晶表示装置 | |
| JPH01255831A (ja) | 平面デイスプレイ | |
| TW200524165A (en) | Circuit array substrate | |
| JP3246150B2 (ja) | 薄膜トランジスタパネル | |
| JPH04338728A (ja) | アクティブマトリクス基板 | |
| JPH01102525A (ja) | 薄膜トランジスタアレー、その製造方法およびこれを用いた液晶表示装置 | |
| JP2539594B2 (ja) | 薄膜集積装置の安定化処理方法 | |
| JP2687967B2 (ja) | 液晶表示装置 | |
| JPH0750278B2 (ja) | 液晶表示装置 | |
| JPH0340511B2 (ja) | ||
| JPH02193121A (ja) | 薄膜トランジスタパネル | |
| JP3545879B2 (ja) | 表示素子の製造方法 | |
| JPH0155460B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |