JPS6116335A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の属する技術分野 本発明は命令先取り回路において命令列の順序を変えて
実行させるだめの制御を行なう情報処理装置に関する。

従来技術 処理装置の高速化を計るには大きく分けて２つおる。１
つはテクノロジー、および実装技術の高速化であり、も
う１つは論理方式による高速化である。

論理方式の高速化では、従来から並列処理方式とパイプ
ライン処理方式の２つの方式が採用されている。使用す
る金物量の関係から最近の処理装置ではパイプライン処
理方式を採用しているものが多い。処理装置をパイプラ
イン化し高速化を計った場合、問題はパイプラインの乱
れである。これをできる限り小さくすることが高速化の
ポイントとなる。

ところで与えられた命令列をパイプライン方式により順
次処理していく処理装置においては、１命令づつ順次実
行させるのが基本である。ノくイブラインの乱れ、すな
わち、例えば、前命令の結果全次命令で使用するため前
命令の実行全終了しなければ次の命令が実行できないと
か、金物量の関係で一部不完全なパイプライン機能を持
ち同一機能を使う命令が連続すると前命令が終了するま
で次の命令処理ができないといった遅れの要因が生じる
と後続の命令処理を中断する。乱れの要因が無くなった
時点で、後続の最初の命令から順次処理を再開する方法
がとられている。この場合、後続の最初の命令は処理を
止める必要がろるにしても、２番目以降の命令の中には
処理を停止する必要のない場合も多く、命令の順序を変
えて処理すれば高速化されるが回路の複雑さ金物量の増
加を考えて採用せず性能向上をあきらめている場合が多
い。

発明の目的 本発明の目的は上記欠点を解決し、比較的簡単な回路で
性能を向上させるようにした情報処理装置を提供するこ
とにある。

発明の構成 並列に実行することができる複数の実行ユニットと メモリ上に格納された命令列を順次解読し、前記実行ユ
ニットのいずれかに実行を指示する命令先取りユニット
とを備えた情報処理装置において、前記命令先取りユニ
ットは 各命令語に応じて少なくとも命令実行に必要な情報が格
納されている場所、実行結果の格納場所、使用すべき実
行ユニットおよび命令解読後すぐに実行指示を行なう第
１のタイプの命令か、一旦解読済み命令バッファに格納
後実行指示を行なう第２のタイプの命令かを認識する命
令解読手段と、前記複数の実行手段のうち、所望の実行
ユニットに対して実行を指示すれば結果が正しく得られ
る状態実行可能状態におるかどうかを示すビジー登録手
段と、 命令解読終了段階の命令が前記第１の゛タイプの命令で
あれば、ビジー登録手段の状態を調べ前記第１のタイプ
の命令が実行可能状態にめれば所望の実行ユニットに対
して実行を指示し、実行可能状態になければ、命令解読
終了状態のまま後続命令の命令先取りも停止させて実行
可能状態になるのを待ち合わせ、命令解読終了段階の命
令が前記第２のタイプの命令であれば一旦実行に必要な
情報を少なくとも１命令分のエリアから成る解読済み命
令バッファに格納してからビジー登録手段の状態を調べ
、この状態が実行可能状態にあれば所望の実行ユニット
に対して実行を指示し、実行可能状態になければ解読済
み命令バッファ上で待ち合わせ、この待ち合わせの間、
後続命令の命令先取りは停止させず、先取りされた命令
の中に前記第１のタイプの命令で、実行可能状態のもの
があればこれを先に実行指示させるように制御する実行
指示手段 と金含むことを特徴とする。

発明の実施例 次に本発明について図面を参照して詳細に説明加算命令
　（Ｒ１）←（Ｒ２）÷（Ｒ３）乗算命令　（Ｒ１）←
（Ｒ２）　ｘ　（Ｒ３）ロード命令　（Ｒ１）←メモリ
の（（Ｒ２）÷（Ｒ３）＋Ｄ）番地のデータストア命令
　（Ｒ１）→メモリの（（Ｒ２）＋（Ｒ３）＋Ｄ：）番
地・（ＲＸ）はＲＸで指定されたプログラムレジスタの
内容を意味する。

命令語は４バイトまたは８バイトがらなり説明上必要な
もののみ示している。４バイト命令は主にプログラムレ
ジスタ間の演算を行なうものである。

プログラムレジスタとして、８バイトのデータを格納す
るレジスタが２５６個有り、これを０〜２５５の番号で
指定することができる。命令語のビット０〜７は加算と
か乗算とかのオペレーションを表ワス命令コードである
。ビット８〜１５．１６〜２３、および２４〜３１はそ
れぞれ８ビツトからなり、プログラムレジスタの番号を
指定するフィールドである。例えば、加算命令ではＲ２
フィールドで指定でれたプログラムレジスタの内容８バ
イトとＲ３フィールドで指定されたプログラムレジスタ
の内容８バイトとを加算して、結果をＲ１フィールドで
指定したプログラムレジスタへ格納することを意味する
。

８バイト命令は主に、主メモリとレジスタとの間Ｏデー
タの移送を行なうもので、Ｒ２フィールドおよびＲ３フ
ィールドで指定された２つのプログラムレジスタの下位
４バイトの内容と、命令語のビット３２〜６３のＤフィ
ールドの値の３つの４バイトデータとを加算したものが
、主メモリ上のアドレス情報となる。命令コードがロー
ド命令全指定していれば、主メモリ上の該当アドレスの
データがＲ１フィールドで指定されたプログラムレジス
タへ転送し、ストア命令を指定していれば、Ｒ１フィー
ルドで指定されたプログラムレジスタの内容が主メモリ
上の該当アドレスへ転送される。

第１図を参照すると、本発明が適用されるシステムは、
主メモリ１．命令先取回路２．プログラムレジスタ群３
および複数の実行回路４〜７から構成されている。前記
主メモリ１は処理すべき命令、オペランドを格納するメ
モリである。

命令先取回路２は主メモリ１から転送バス１０１を介し
て命令語を順次読み出し、必要な処理を行なってプログ
ラムレジスタ群３および各種実行回路４〜７に必要情報
を送り、命令の実行（演算または移送など）を行なわせ
るものである。

プログラムレジスタ群３は、アドレス計算または演算の
オペランドとして使用する８バイトデータを保持するレ
ジスタを２５６個有し、２５６個のいず７ｔかは８ビツ
トの情報（番号）で指定される。

上述の８ビツトからなるＲ１　、Ｒ２およびＲ３フィー
ルドの情報それぞれのうち各命令に応じて、プログラム
レジスタの内容を読み出す必要のめるものが同時に転送
バス１０２　を介して、プログラムレジスタ群３に送ら
れる。対応して読み出されたプログラムレジスタの内容
は同時に、転送バス１０３を介して、実行回路４〜７に
送られる。

実行回路４〜７はいずれも実行指示を受けてから結果を
出力するまで８マシンサイクルを必要とするが、パイプ
ライン方式の実行回路であり、１マシンサイクル毎に実
行指示を受けて実行することができる。また各実行回路
はそれぞれ独立しており同時同作が可能である。

実行回路４は加減算の演算を行なう回路である。

２つのオペランドがプログラムレジスタ群３から転送バ
ス１０３を介して送られ、命令先取回路２から転送バス
１０２を介して、結果を格納するプログラムレジスタの
番号と、演算種類つまり固定小数点加算、固定小数点減
算、浮動小数点加算。

浮動小数点減算を表わす情報および実行回路４に対する
実行指示信号が送られてくる。実行回路４はこれに応答
して所望の演算を行ない結果が求まると転送バス１０４
を介して、結果を格納するプログラムレジスタの番号と
格納指示信号とを、転送バス１０５を介して、また、結
果のデータを転送バス１０５を介してプログラムレジス
タ群３に転送し、所望のレジスタに格納する。同時に転
送バス１０４を介して、結果格納用プログラムレジスタ
の番号と格納指示信号とをビジー登録回路２３に送り、
プログラムレジスタの更新を報告する。

実行回路５は乗算を行なう回路でアリ実行回路４とほぼ
同様のため、説明は省略するが、転送バス１０２を介し
て送られるものは、結果格納用プログラムレジスタの番
号と演算種類つまり、固定小数点乗算、浮動小数点乗算
を表わす情報および実行回路５に対する実行指示信号で
ある。

実行回路６は主メモリのデータをプログラムレジスタへ
移送するロード命令を実行する回路である。プログラム
レジスタ群３から転送バス１０３を介して、アドレス計
算に使用するプログラムレジスタ２個の内容が、命令先
取回路２から転送バ子１０６を介して命令語のＤフィー
ルドの情報が送られ、転送バス１０２を介して実行回路
６に対する実行指示信号が与えられると、３つの情報を
加算してアドレス計算を行ない、結果のアドレス情報と
読出し要求信号とが転送バス１０７により主メモリ１に
転送される。これに応答して主メモリｌから読出された
データが転送バス１０８を介して実行回路６に送られて
くると、実行回路６は転送バス１０４を介して、結果を
格納するプログラムレジスタの番号と格納指示信号を転
送するとともに、転送バス１０５を介して主メモリから
読出されたデータを転送し、実行回路４０所で述べたの
と同じ動作を行なう。

実行回路７はプログラムレジスタの内容ヲ主メモリへ移
送するストア命令を実行する回路である。

プログラムレジスタ群３から転送バス１０３を介してア
ドレス計算に使用するプログラムレジスタ２個の内容と
ストアすべきプログラムレジスタの内容とが送られ、命
令先取回路２から転送バス１０６を介して命令語のＤフ
ィールドの情報が送られ転送バス１０２　ｋ介して実行
回路７に対する実行指示信号が与えられると、３つのア
ドレス情報を加算してアドレス計算が行なわれる。結果
のアドレス情報と書込要求信号とが転送バス１０７を介
して転送されるとともに、ストアすべきデータが転送バ
ス１０９を介して主メモリｌへ転送し主メモリへの格納
を行なう。

命令先取回路２は命令語を解読するだめの命令解読回路
２１．解読後の命令について所望の実行回路へ実行指示
を行なうための判断および各種制御を行なう実行指示回
路２２．実行回路へ指示が出来るかどうかの情報を登録
しておくためのビジー登録回路２３．命令によっては命
令解読後すぐに実行指示を行なわず、一時、命令実行情
報を格納しておく解読済み命令バッファ２４．命令解読
回路２１から直接実行指示を行なうか、解読済み命令バ
ッファ２４から実行指示を行なうかまたはいずれからも
実行指示を行なわないかによって適切な情報を出力する
選択回路２５から構成されている。

命令解読回路２１は、主メモリ１から転送バス１０１を
介して送られてくる命令語の命令コードを調べ、その命
令を実行させるべき実行回路を判断する。所望の実行回
路に対する実行指示信号と、その実行回路に詳細な指示
を与えるための情報、例えば、加減算の実行回路４を使
用する場合には、固定小数点の加算であるか、固定小数
点の減算であるか、浮動小数点の加算であるか、浮動小
数点の減算であるかの情報が転送バス２０１に出力され
る。またその命令で使用するプログラムレジスタの番号
またはＤフィールドの情報が命令語から取り出し、転送
バス２０１に出力される。さらにその命令でプログラム
レジスタを更新する場合には、そのレジスタ番号が転送
バス２０８に出力される。この命令解読回路２１はパイ
プライン構造になっており、基本的には１マシンサイク
ル毎に１命令を処理することができる。解読が終了する
と実行指示回路２２に対し、転送バス２０２を介して解
読が終ったことを連絡する。転送バス２０２には、転送
バス２０１に出力した情報のうち、命令で使用するプロ
グラムレジスタ番号すべても出力される。

実行指示回路２２は、解読の終了報告を受けると、実行
を指示して良いかどうかの判断を行なう。

先ず、命令が、命令解読回路２１から直接実行指示を行
なうタイプの命令か、解読済み命令バッファ２４から実
行指示を行なうタイプの命令かによって動作が異なる。

直接実行指示タイプ命令であれば転送バス２０２を介し
て送られた、その命令で使用するプログラムレジスタの
番号すべてと、転送バス２０４を介して送られている、
ビジー登録回路２３に登録されたレジスタ番号すべてと
の比較が行なわれる。比較の結果一致するものがなけれ
ば、その命令で使用するレジスタの中に更新待ちのもの
゛がないことを意味し、命令は実行可能状態である。こ
の場合、制御信号２０５によって選択回路２５で命令解
読回路２１からの情報２０１が選択され、転送バス１０
２　、および１０６に必要情報が出力され、所望の実行
回路に実行指示が与えられる。同時に転送バス２０８を
介して送られるその命令で更新されるプログラムレジス
タ番号を、ビジー登録回路２３に登録されるために、制
御信号線２０３に信号が送られ、登録が行なわれる。比
較の結果、一致するものがあればその命令で使用するレ
ジスタの中に更新待ちのものがあることを意味し、命令
は実行不可状態である。この場合、制御信号線２０５の
信号により、選択回路２５の出力には何も出力させず実
行指示を与えない。同時に制御信号線２１１　を介して
命令解読中断の指示が出力され、これを受けた命令解読
回路２１では後続命令の解読処理が中断され本命令の実
行待ちとなる。

次に解読済み命令バッファ２４から実行指示を行なうタ
イプの命令であれば、制御信号線２０６の信号により解
読済み命令バッファ２４に命令解読回路２１から情報線
２０１　を介して与えられる情報を格納するように指示
され、命令実行情報の格納が行なわれる。また同時に転
送バス２０８１に介して送られている、その命令で更新
されるプログラムレジスタ番号をビジー登録回路２３に
登録するために制御信号線２０３を介して制御信号が送
られる。しかし登録の際実行ではなく、解読済み命令バ
ッファ２４に格納したことを覚えておくための待機中フ
ラグをレジスタ番号に付して登録するように指示する。

解読済み命令バッファ２４は複数命令分の情報を格納す
ることができる回路であり、格納された命令実行情報の
うち格納順の最も早い命令で使用スルプログラムレジス
タのレジスタ番号を転送バス２１０を介して実行指示回
路２２に送る。実行指示回路２２では転送バス２０４に
よって送られているビジー登録回路２３に登録されてい
るレジスタ番号のうち、待機中フラグのないものと常時
比較が行なわれる。比較の結果、一致するものがある間
は、格納された命令はレジスタ更新待ちで実行できない
ので格納したまま待合せの状態となる。これとともに引
き続き命令解読回路２１で解読された後続命令がこｎと
並行して実行できるかどうかの判断が行なわれている。

後続命令が命令解読回路２１から直接実行指示を行なう
タイプの命令で実行可能状態であれば、後続命令の方が
先に実行指示される。後続命令が解読済み命令バッファ
２４から実行指示を行なうタイプの命令であれば前述と
同様にじて解読済み命令バ′ツ７ア２４に格納される。

比較の結果、一致するものがなくなれば、制御信号線２
０５の信号により選択回路２５で、解読済み命令バッフ
ァ２４からの実行可になった命令の実行情報２０９を選
択させることにより転送バス１０２に必要情報が出力さ
れ、所望の実行回路に実行を指示される。同時に制御信
号線２０３の制御信号がビジー登録回路２３に送られ転
送バス２０７　を介して解読済み命令バッファ２４から
送られているその命令で更新するレジスタ番号に対応す
る待機中フラグがりセラとされる。

ビジー登録回路２３に登録されたレジスタ番号は、実行
回路４〜７のいずれかにより結果が求まり、プログラム
レジスタを更新する際に転送バス１０４で送られる更新
レジスタ番号と更新信号とによって、登録が解除される
。つまり、命令解読回路２１からの実行指示または解読
済み命令バッファ２４への格納と同時に登録されたレジ
スタ番号は、命令実行終了に応答して、登録解除される
。

その間、そのレジスタは更新待ちの状態であり後続命令
でそのレジスタを使用する場合は実行不可の状態であり
、このだめの情報を保持するのがビジー登録回路２３で
ある。

次に命令先取回路２を構成する命令解読回路２１゜実行
指示回路２２．ビジー登録回路２３．解読済み命令バッ
ファ２４および選択回路２５について詳細に説明する。

第２図を参照すると、命令解読回路２１は命令語取出し
制御回路２１０１　、命令レジスタ２１０２　。

デコーダ２１０３　、制御ノリツブフロップ（以下Ｆ／
Ｆ）２１０４−２１１５．および制御レジスタ２１１６
−２１１９から構成されている。

前記命令語取出し制御回路２１０１は、主メモリ１から
命令語を隙間なく供給するための制御回路である。しか
し本発明の動作を理解するために不必要な詳細な説明は
省略する。主メモリ１から送られてくる命令語は８バイ
トから構成される命令レジスタ２１０２にセットされる
。４バイト長命令の場合は左づめでセットされる。デコ
ーダ２１ｏ３は命令語中の命令コードを調べ、各命令に
応じた制御信号を作成する。まずその命令が命令解読後
直接実行指示を行なう第１のタイプの命令か、−たん解
読済み命令バッファ２４に格納しそこから実行指示を行
なう第２のタイプの命令かが判断され、対応する制御Ｆ
／ＦＤおよびＩ（２１０４および２１０５）がそれぞれ
セットされる。ロード命令およびストア命令は第１のタ
イプの命令に属する（ＤでＦ／ＦＤ＝１　、Ｆ／ＦＩ＝
Ｏとなり、加減算系命令、および乗算系命令は第２のタ
イプの命令に属するＣ１でＦ／ＦＤ＝Ｏ、Ｆ／Ｆ　Ｉ＝
１となる。

次にその命令を実行させるべき実行回路が判断され、所
望の実行回路に対する実行指示が行なえるヨウニ制御Ｆ
／ＦＬＤ　、ＳＴ　、Ａ８　、おｊびＭＰ（２１０６〜
２１０９）がセットされる。ロード命令の場合はＦ／Ｆ
ＬＤ＝１．ストア命令の場合はＦ／Ｆ８Ｔ＝１．加減算
系命令の場合はＦ／ＦＡＳ＝１１乗算系命令の場合はＦ
／ＦＭＰ＝１となる。

また、所望の実行回路に詳細な演算指示を与えるため制
御Ｆ／ＦＦＸおよびＡＤ　（２１１０，２１１１）がセ
ットされる。加減算系命令の場合は、固定小数点演算で
あればＦ／ＦＦＸ＝１．浮動小数点演算でおればＦ／Ｆ
ＦＸ＝０　、加算であればＦ／ＦＤ＝１．減算であれば
Ｆ／ＦＡＤ＝０　、乗算系命令の場合は、固定小数点演
算でおればＦ／ＦＦＸ−１，浮動小数点演算であればＦ
、／ＦＦＸ＝ｏとなる。さらにその命令で、几１フィー
ルド、Ｒ２フィールド、およびＲ３７，１−ルドで指定
さｎるプログラムレジスタを読出す必要があるかどうか
、Ｒ１フィールドについてはそのプログラムレジスタを
更新するかどうかが判断され、制御フリップ７ｏツブ（
Ｆ／Ｆ　）ｗｌ　、Ｖｌ　、Ｖ２　、お！びｖ３（２１
１２〜２１１５）がセットされる。前記Ｆ　、／　ＦＷ
ｌの内容はＲ１フィールドで指定されたプログラムレジ
スタの更新の有無を示し、前記Ｆ／ＦＶＩ■２および■
３の内容はそれぞれＲ１フィールド。

Ｒ２フィールドおよびＲ３フィールドで指定されたプロ
グラムレジスタの内容を読出す必要の有無を示す。ロー
ド命令、加減算系命令、および乗算系命令ではＦ／Ｆ（
Ｗｌ　、Ｖｌ　、Ｖ２　、Ｖ３）””１　、０　、１．
　ｌであり、ストア命令ではＦ／Ｆ　（Ｗｌ　、Ｖｌ　
、Ｖ２　、Ｖ３）＝Ｏ、ｌ　、　１　、１となる。ここ
では説明上、上記４種の命令について述べているが、他
の命令ではＦ／ＦＶ２またはｖ３の内容がＯ″となる命
令もありうる。レジスタ２１１６〜２１１９はバイブラ
イン構造上単に命令レジスタ２１０２の几１フィールド
、Ｒ２フィールド。

Ｒ３フィールドおよびＤフィールドの内容を１マシンサ
イクル遅れでセットするためのレジスタである。

こうしてセットされた各種Ｆ／Ｆおよびレジスタの出力
は図に示すように、実行指示回路２２゜ビジー登録回路
２３．解読済み命令バッファ２４゜および選択回路２５
に対して送出され後述の処理が行なわれることになる。

実行指示回路２２からの信号線ＦＷが１″になるとこれ
は命令の解読処理を一時中断せよという指示でおる。こ
の指示に応答して命令語取出し制御回路２１０１の動作
が停止され、命令レジスタ２１０２　、各種制御Ｆ／Ｆ
　、レジスタ（２１０４〜２１１９）の内容がその時の
状態のままで保持される。信号線ＦＷが０″になると後
続命令の解読が再開される。

第３図を参照すると、実行指示回路２２は、命令解読回
路行に移終るかどうか、または解読済み命令バッファに
格納できるかどうかを命令に応じて判断する第１の判断
回路、および解読済み命令バッファに格納された命令が
、実行に移れるかどうかを判断する第２の判断回路から
構成嘔れている。

先ず第１の判断回路について説明する。

最初に命令が、命令解読回路２１から直接実行指示を行
なう第１のタイプの命令の場合、すなわち、命令解読回
路２１からの入力信号線りの状態が”ｌ”、線■の状態
が”０”について説明する。

命令解読回路２１から入力されたプログラムレジスタ番
号ＲＲＩ　、ＲＲ２およびＲＲ３とビジー登録回路２３
から入力されたプログラムレジスタ番号ＢＲＯ〜ＢＲ７
との比較が２４個の比較器２２０１〜２２２４で行なわ
れる。各比較器の出力は、比較したレジスタ番号が有効
であることを意味する信号、スなわちプログラムレジス
タ番号ＲＲ１，ＲＲ２、およびＲＴＬ３については命令
解読回路２１かｃ、ｏ入力信号線ＷＩＶＶ１．Ｖ２　、
Ｖ３の状態、およびプログラムレジスタ番号ＢＲＯ〜Ｂ
Ｒ７についてはビジー登録回路２３から入力する有効フ
ラグ信号線ＢＶＯ−ＢＶ７　　の状態とがアンド回路２
２２５〜２２４８でそれぞれ論理積がとられ、論理積結
果の論理和がとられ、信号線Ｌ２２０１に出力される。

一致するレジスタ番号がない場合には、線Ｌ２２０１が
０″となり、ある場合には線Ｌ２２０１が”１”になる
。線Ｌ２２０１が′０″のときは本命令で使用しようと
しているプログラムレジスタの内容は既に使える状態に
あることを意味する。

他の要因、すなわち、ビシ−登録回路２３の空き無しが
なければ本命令は実行することができる。

線Ｌ２２０１が′１″のときは、本命令で使用しようと
しているプログラムレジスタの内容を本命令以前の命令
で更新しようとしている、すなわち、まだ更新されてい
ないことを意味する。したがって、本命令は実行するこ
とができず、プログラムレジスタの内容が更新されビジ
ー登録回路２３からの対応する有効フラグの信号線ＢＶ
ｉの状態が変化して線Ｌ２２０１が”ＯＮになるまで待
たなければならない。そこで［一致するレジスタ番号が
なく（線Ｌ２２０１が０”）」かつ「命令がプログラム
レジスタを更新する命令でない（線Ｗ１が０”）か、ま
たは更新する命令でｈつてもビジー登録回路２３に空き
がある（信号線Ｌ２２０３が０′）場合、すなわち信号
線Ｌ２２０２が′０″の場合」は信号線Ｌ２２０４が′
１″となる。信号線ＩＤが”１”の信号が選択回路２５
に送られることにより命令の実行指示が与えられる。命
令がプログラムレジスタを更新する命令であれば（線Ｗ
ｌが”１”）、ｉＶＳが”１”、線ＷＳが０″の信号が
ビジー登録回路２３に送られることによりプログラムレ
ジスタ番号の登録が行なわれる。

条件が満足ちれず、信号線Ｌ２２０４がｗ　Ｏｓ＋とな
る場合は、選択回路２５への信号線ＩＤが０″でめるた
め命令の実行指示は与えられない。線ＦＷの信号″１＃
が命令解読回路２１に送られることにより後続命令の解
読処理が中止され、本命令の実行開始待ちが行なわれる
。

次に命令が、−たん、解読済み命令バッファ２４に格納
され、そこから実行指示を行なうタイプの命令の場合、
すなわち命令解読回路２１からの入力信号線りが″０″
、線■が１″についてみると命令解読回路２１から入力
されたプログラムレジスタ番号ＲＲＩ　ととジー登録回
路２３から入力され　　コグラムレジスタ番号ＢＲｏ−
Ｂ几７　との、１　８個の比較器２２０１〜２２０８で
行なわれる。っ比較器の出力は、比較したレジスタ番号
が有効であることを意味する信号（プログラムレジスタ
番号Ｒ几１についてはＷＩＶＶＩ、プログラムレジスタ
番号ＢＲＯ〜ＢＲ７についてはＢＶｏ〜ＢＶ７）とアン
ド回路２２２５〜２２３２でそれぞれ論理積がとられた
あと論理和がとられ信号線Ｗ１の信号と論理積がとられ
て信号線Ｌ２２０５の信号となる。一致するレジスタ番
号がない場合には信号線Ｌ２２０５が“０”となす、オ
る場合には信号線Ｌ２２０５が１１”になる。信号線Ｌ
２２０５が０″のときは本命令では更新すべきプログラ
ムレジスタがないかまたは本命令で更新しようとするプ
ログラムレジスタの番号がビジー登録回路２３に登録さ
れていないことを意味する。他の要因、すなわち、ビジ
ー登録回路のあきなし、または解読済み命令バッファの
あきなしがなけｎば本命令は解読済み命令バッファに格
納することができる。線Ｌ２２０５が１″のときは本命
令で更新しようとするプログラムレジスタの番号がビジ
ー登録回路２３に登録されていることを意味する。ビジ
ー登録回路２３への同一番号の２重登録を避けるため、
本命令は解読済み命令バッファ２４に格納できず、プロ
グラムレジスタの内容が更新されビジー登録回路２３か
らの対応する有効フラグの信号線ＢＶｉの状態が変化し
て、線Ｌ２２０５が０″になるまで待たなければならな
い。そこで「一致するレジスタ番号がなく線Ｌ２２０５
が′″０″」かつ［命令がプログラムレジスタを更新す
る命令でない、すなわち線Ｗ１が”０”か、または、更
新する命令であってもビジー登録回路２３にあきがある
すなわち、線Ｌ２２０３が′０′の場合、従って線Ｌ２
２０２がＯ”の場合」でかつ「解読済み命令バッファ２
４にろきかめる場合（解読済み命令／（、／ノア２４か
ら入力された信号線ＩＰが’０”）Ｊは信号線Ｌ２２０
６が１′となる。信号線ＩＩが１”の信号が解読済み命
令バッファ２４に送られることにより、命令が解読済み
命令バッファ２４に格納され、命令がプログラムレジス
タを更新する命令、すなわち線Ｗ１がｌ″であれば信号
線■Ｓが１０″。

線ＷＳが１１″の信号群がビジー登録回路２３に送られ
ることによりプログラムレジスタ番号の登録が行なわれ
、待機中フラグも合せてセットされる。条件が満足され
ず信号線Ｌ２２０６が１０″となる場合には解読済み命
令バッファ２４への信号線ＩＩの状態″０”により、解
読済み命令バッファ２４への命令の格納が行なわれない
。線ＦＷの１″が命令解読回路２１に送られることによ
り後続命令の解読処理が中止され、本命令の解読済み命
令バッファ２４への登録待ちが行なわれる。

次に第２の判断回路について説明する。

解読済み命令バッファ２４から入力されたプログラムレ
ジスタ番号ＳＲＩ　、８Ｒ２およびＳＲ３とビジー登録
回路２３から入力されたプログラムレジスタ番号ＢＲｏ
〜ＢＲ７との比較が２４個の比較器２２４９〜２２７２
で行なわれる。各比較器の出力は、比較したレジスタ番
号が有効であることを意味する信号、すなわち、プログ
ラムレジスタ番号ＳＲ１，８Ｒｚ　、およびＳＲ３につ
いては解読済み命令バッファ２４からの入力信号線ＳＷ
Ｉ”／８ＶＩＳＶ２　、ＳＶ３　の状態、プログラムレ
ジスタ番号ＢＲＯ〜ＢＲ７についてはビジー登録回路２
３から入力する待機中フラグのない有効フラグ信号線の
状態ＢＷＯ−ＢＶＱ　、〜ＢＷ７・ＢＶ７とアンド回路
２２７３〜２２９６でそれぞれ論理積がとられた後ノア
回路により信号線Ｌ２２１０に出力される。

一致するレジスタ番号がない場合には線Ｌ２２１０が１
″となり、ある場合には線Ｌ２２１０が０”になる。線
Ｌ２２１０が′１”のときは命令で使用しようとしてい
るプログラムレジスタの内容はすでに使える状態にある
ことを意味し、本命令は実行に入ることができる。線Ｌ
２２１０がＯ′のときは本命令で使用しようとしている
プログラムレジスタの内容を本命令以前の命令で更新し
ようとしている、すなわち、まだ更新てれていないこと
を意味する。従って、本命令は実行に入れず、プログラ
ムレジスタの内容が更新され、ビジー登録回路２３から
の対応する有効フラグの信号線ＢＶｊの状態が変化して
線Ｌ２２１０が′１”になるまで待たなければならない
。そこで解読済み命令ノ（ツ７ア２４に有効な命令があ
り、すなわち信号線■■３が１１”の状態でかつ一致す
るレジスタ番号がない、すなわち線Ｌ２２１０の状態が
′１″の場合には信号線Ｉｓの状態″ｌ＃の信号が選択
回路２５に送られる。このことにより解読済み命令バッ
ファ２４からの命令の実行指示を示え、命令がプログラ
ムを更新する命令すなわち信号線８Ｗｌが′１′であれ
ば、信号線ＷＲの状態″１”の信号がビン−登録回路２
３に送られ、対応する待機フラグがリセットさ詐る。ま
た、選択回路２５に送られた信号線Ｉｓの状態′″ｌ″
の信号が解読済み命令バッファ２４にも送られ、実行に
入る命令が解読済み命令バッファから消去される。解読
済み命令バッファ２４に有効な命令がない、すなわち線
ＩＶ３の状態が′０″または一致するレジスタ番号があ
る、すなわち線Ｌ２２１０の状態が０″′の場合には線
Ｉｓが＄Ｉ　Ｑ　＃ｌ、線ＷＲが′″０”となり実行指
示も何も行なわず、解読済み命令バッファ２４の命令は
そのままの状態で待合せが行なわれる。

ビジー登録回路２３の詳細は第４図に示されている。第
４図において、とジー登録回路には更新待ちプログラム
レジスタ番号を登録できる８個のエントリー２３００〜
２３０７がある。さらにこの８個のエノ１−ＩＪ−２３
００〜２３０７に対応して各１個のフリップフロップか
らなる有効フラグ（そのエントリーに登録されているレ
ジスタ番号が有効であることを衣わすフラグ２３１０〜
２３１７）と同じく各１個のフリップフロップからなる
待機中フラグ（そのエントリーに登録されている番号の
レジスタを更新する命令が命令バッファにあって実行開
始待ちの状態にあることを表わすフラグ２３２０〜２３
２７）とを持っている。

実行指示回路２２から信号線ｖｓ　、ｗｓ′！ｉｉ−介
して与えられる信号が１″″、′″０″になると、これ
は命令解読回路２１から、プログラムレジスタを更新す
る命令が実行に入ろうとしていることを意味する。この
場合、レジスタ番号の登録されていないすなわち、有効
フラグのセットされていないエントリーのうち若番のエ
ンドＩＪ　−ｉに対して、命令解読回路２１から送られ
ているレジスタ番号Ｂｉｔ登録する信号Ｌ２３０ｉが′
″ｌ”となり登録が行なわれる。同時にそのエントリー
に対応した有効フラグ２３１ｉがセットされる。その後
命令の実行が終了し、プログラムレジスタの更新が行な
われると同時に実行回路から信号線Ｗを介してビジー解
除信号と信号線ＷＡを介してプログラムレジスタ番号が
送られてくると、一致するレジスタ番号が登録されてい
るエントリーの有効フラグをリセットする信号線Ｌ２３
１ｉが１″となる。この信号に応答して有効フラグ２３
１１がリセットされそのエントリーは空き状態となる。

信号線■ＳおよびＷＳが′０”および１′になると、こ
れは命令解読回路２１からプログラムレジスタを更新す
る命令を解読済み命令バッファ２４に格納しようどして
いることを意味する。この場合、レジスタ番号の登録さ
れていないすなわち、有効フラグのセットされていない
エントリーのうチ、若番のエントリーｊに対して命令解
読回路２１から送られているレジスタ番号Ｒ１を登録す
る信号線Ｌ２３０ｊがｌ”となり登録が行なわれる。同
時にそのエントリーに対応した有効フラグ２３１ｊがセ
ットされるとともに信号線Ｌ２３２ｊの状態″１”によ
り待機中フラグ２３２ｊもセットされる。その後、実行
指示回路２２からの信号線ＷＲが′１”になるとこれは
解読済み命令バッファ２４からプログラムレジスタを更
新する命令が、実行に入ろうとしていることを意味する
。どのエントリーに対応したものであるかは解読済み命
令バッファから実行に移ろうとしている命令の更新レジ
スタ番号とビジー登録回路に登録されているレジスタ番
号とを比較することによって判る。従って線ＷＲが”１
”になると、解読済み命令バッファ２４から送られてい
るレジスタ番号８Ｒ１と、登録されている一しジスタ番
号ＢＲｏ〜ＢＲ，７のうち１．待機中フラグＢＷＯ〜Ｂ
Ｗ７のセットされているものとの比較を行ない、一致し
たもの０）に対応したリセット信号線Ｌ２３３ｊが′″
ｌ”となる。

この信号に応答して、待機中フラグ２３２ｊがリセット
され、そのエントリーに対応する命令は解読済み命令バ
ッファ２４から抜け、実行に移った状態を表わす。その
後その命令の実行が終了し、プログラムレジスタの更新
が行なわれると同時に実行回路から信号線Ｗのビジー解
除信号と、プログラムレジスタ番号ＷＡが送られて来る
と、対応するレジスタ番号が登録されているエントリー
の有効フラグをリセットする信号Ｌ２３１ｊが１”とな
り、有効フラグ２３１ｊがリセットされそのエントリー
は空き状態となる。

各エントリーのレジスタ番号の出力ＢＲＯ〜ＢＲ７。

有効フラグの出力ＢＶＯ〜ＢＶ７．待機中フラグの出力
ＢＷＯ−ＢＷ７は実行指示回路２２へ送られ命令実行指
示のだめの条件に使用される。

解読済み命令バッファ２４の詳細は第５図に示されてい
る。この回路は命令解読回路２１がらの命令実行情報を
格納しておくレジスタを４個（ＩＢＯ〜ＩＢ３．２４０
０〜２４０３　）持ち、それぞれに対して、１個のＦ／
Ｆからなり、各レジスタＩＢＱ〜ＩＢ３の内容が有効で
あることを示す命令有効、；’ラグ４個（ＩＶｏ　〜Ｉ
Ｖ３．２４１０〜２４１３）を有する。この４エントリ
ーθ〜３への命令実行情報の格納は下側のエントリー（
エン）リ−３）から順に行なわれ、命令実行に移ること
のできるのは、エンド！Ｊ−３に入っている命令だけで
ある。

エントリー３に入っている命令が実行に移ると、その情
報はエントリー３から抜は同時にエントリーｉにはエン
）ＩＪ−ｉ−１の内容が移る（ｉ＝１〜３゜エントリー
０には全ビット０が入る。）。

実行指示回路２２から信号線ＩＩを介し与えられる信号
が′１”になると、これは、命令解読回路２１から解読
済み命令バッファ２４に命令実行情報を格納する指示で
ある。どのエン）　ＩＪ−に対して格納するかは信号線
Ｌ２４１０−Ｌ２４１３のうち＠１″になっているもの
で指定される。この信号は命令有効フラグＩＶｏ〜ＩＶ
３　のうち、フラグＩ■３から順にみて最初に０”にな
っているエントリーに対して１”となる。線Ｌ２４１ｉ
がｌ′″になったとすると、レジスタＩＢｉのセット信
号線Ｌ２４０ｉが′１″となり、その時信号線ＩＩの信
号により、レジスタＩＢｉの入力として命令解読回路２
１からの命令実行情報Ａｓ、ＭＰ。

ＦＸ、ＡＤ　、Ｗｌ、Ｖｌ、几Ｒ，１，Ｖ２．Ｒ，Ｒ２
゜Ｖ３．およびＲＲ３が選ばれているので、これを格納
する。同時に、対応する命令有効フラグＩＶｉのセット
信号線Ｌ２４２１が′１”となるので、エントリーエｖ
ｉが′ｌ”にセットされ、解読済み命令バッファ２４へ
の格納は終了することになる。

最も下側のエントリーＩＢ３とＩＶ３　の出力、および
エントリーの空きがないという信号線ＩＦの信号、すな
わちエントリーＩＶＯ〜ＩＶ３がすべて１″のとき信号
線ＩＰの信号″′１″は図に示すように実行指示回路２
２．切替回路２５．およびビジー登録回路２３に送られ
ている。

実行指示回路２２では、送られた情報により、解読済み
命令バッファから実行に移ることができるかどうかを判
断する。実行に移ることができるようになると、信号線
Ｉｓの信号″ｌ”を送ってくる。線Ｉｓが１″になると
、各エントリーのレジスタＩＢＯ〜ＩＢ３のセット信号
線Ｌ２４００〜Ｌ２４０３がすべて１″となる。その時
信号線Ｉｓの信号によってレジスタＩＢｊ　の入力とし
てレジｘｌＩＢｊ−１（ｊ　＝１〜３゜レジスタＩＢＱ
の入力は全ビット″０″。）の出力が選ばれているので
これが格納される。同時に、対応する命令有効フラグに
対しては、後続のエントリーの命令有効フラグの値に応
じて、セット信号線Ｌ２４２ｊ（エントリーＩＶｊ−１
＝１のと１りの信号か。

リセット信号線Ｌ２４３ｊ　（工ｙ　）　！Ｊ−ＩＶ　
ｊ　−に〇のとき）の信号のいずれかが′１”となり、
エントリーＩＶｊにはエントリーＩＶｊ−１（ｊ＝１〜
３゜ＩＶＯにはＯ）の値がセットされて動作を終了する
。これによってエントリー３の命令は解読済み命令バッ
ファ２４から抜け、実行指示回路２２では後続命令の実
行開始の判断を始めることになる。

選択回路２５の詳細は第６図に示されている。

実行指示回路２２からの信号線ＩＤが′″１″′の場合
には命令解読回路２１から入力された情報がアンド回路
で有効にされ、信号線Ｉｓが１１ＩＩの場合には解読済
み命令バッファ２４から入力された情報がアンド回路で
有効にされ、出力を図のようにプログラムレジスタ群３
．実行回路４〜７に送ることにより実行指示が行なわれ
る。なお、図中、命令解読回路２１からの信号線ＲＲ１
，ＲＲ２。

およびＲＲ３の信号と解読済み命令バッファ２４からの
信号線ＳＲＩ　、ＳＲ２、ＳＲ３の信号のアンド−オア
回路は８ビット分、命令解読回路２１からの信号線ＲＤ
のアンド回路は３２ビット分あるが、図では機能を判り
易くするためそれぞれ１つずつのア７ド、オア回路で示
している。

次に、本発明の回路により高速化される一例について説
明する。

第７図に示すような４命令が連続しているものとする。

１番目のロード命令で更新するプログラムレジスタＯの
内容が、２番目の加算命令でオペランドとして使用され
る。３番目のロード命令で更新するプログラムレジスタ
５の内容が、４番目の乗算命令でオペランドとして使用
される。従って２番目の加算命令、４番目の乗算命令は
それぞれ１番目、３番目のロード命令が終了していない
時に、つまりプログラムレジスタＯ１または５が更新さ
れていない時に実行を開始すると、誤った結果となるの
で、更新待ちをしなければならない。

第９Ａ図を参照する六、本発明による命令追い越しの回
路がなければ３番目のロード命令は待ち合わせの必要が
ないにもかかわらず、２番目の加算命令が実行できるよ
うになるまで実行を待たなければならないので、４命令
を実行するのに２５７７ノサイクルを必要とする。

第１図および第９Ｂ図を参照すると、ロード命令は命令
解読回路２１から直接実行指示を行なうタイプの命令で
オリ、加算および乗算命令は解読済み命令バッファ２４
から実行指示を行なうタイプの命令である。本発明の回
路によれば、１番目のロード命令を実行回路６で実行さ
せるように実行指示回路２２が実行指示を出させると同
時に、ビジー登録回路２３にレジスタ番号Ｏを登録する
。

次のサイクル（サイクル］）で２番目の加算命令が命令
解読終状態となる。本命令は解読済み命令バッファ２４
から実行指示を行なうタイプの命令であり、更新レジス
タ番号３はビジー登録回路２３に登録されている番号と
一致しないので必要情報を解読済み命令バッファ２４に
格納する。同時にビジー登録回路２３にレジスタ番号３
を待機中フラグを付して登録する。その後実行指示回路
２２は解読済み命令バッファ２４から加算命令で使用す
るレジスタ番号３，４．およびＯの情報を入力し、ビジ
ー登録回路２３に登録されたレジスタ番号０および３の
うち、待機中フラグの付いていないレジスタ番号Ｏとの
比較を継続して行なう。次に、サイクル２で３番目のロ
ード命令を実行回路６で実行させようとするとき、実行
指示回路２２はビジー登録回路２３に登録されたレジス
タ番号０および３とロード命令で使用するレジスタ番号
５．６および７とを比較し、一致するものがないので、
実行指示回路２２は実行回路６に実行を指示すると同時
にビジー登録回路２３にレジスタ番号５を登録する。サ
イクル３で４番目の乗算命令が命令解読終了状態となる
が、本命令は解読済み命令バッファ２４から実行指示を
行なうタイプの命令である。したがって、更新レジスタ
番号８はビジー登録回路２３に登録されている番号と一
致しな込ので、必要情報を解読済み命令バッファ２４へ
格納すると同時に、ビジー登録回路２３にレジスタ番号
８ｔ−待機中フラグ付きで登録する。以後命令が続いて
いる場合は同様に処理を継続するが、この例では４命令
に着目しているので省略する。

実行指示回路２２は解読済み命令バッファ２４に格納し
た加算命令で使用するレジスタ番号３，４および０とビ
ジー登録回路２３に登録されたレジスタ番号０，３．５
および８のうち待機中フラグのないレジスタ番号Ｏおよ
び５との比較をしている。サイクル８になると、１番目
のロード命令が終了しレジスタ０が更新され、登録され
たレジスタ番号Ｏが登録解除されるので加算命令の待ち
合わせはなくなる。そこで実行指示回路２２は加算命令
の実行指示を行なうために、解読済み命令バッファ２４
から加算命令の実行に必要な情報を読み出し、選択回路
２５を通して実行回路４に実行指示を行なう。同時に、
ビジー登録回路２３に登録していたレジスタ番号３の待
機中フラグのみがリセットされ、正式登録の状態となる
。実行指示回路２２Ｉ／′ｉこの後、解読済み命令バッ
ファ２４に格納した乗算命令で使用するレジスタ番号８
，５および９とビジー登録回路２３に登録されたレジス
タ番号３，５および８のうち待機中フラグのないレジス
タ番号３および５との比較を始め、レジスタ番号５が一
致するので待ち合わせを行なう。

サイクル１０になると３番目のロード命令が終了し、以
下上記加算命令の場合と同様の動作を行って乗算命令の
実行を開始させる。従って本発明の回路によれば第９Ｂ
図に示すように、２番目の加算命令より後続の３番目の
ロード命令の実行が時間的に早くなり（命令の追い越し
）、処理サイクルは１８丈イクルとなって第９Ａ図に比
べて高速化されることは明らかである。

なお、ここで説明したものは本発明を実現している一例
であり、実行回路の処理時間が可変であっても良いしビ
ジー登録回路としては、レジスタ番号の登録のみを記載
しているが、これ以外に実行回路が使用中で待ち合わせ
を行なわなければならない場合など他の条件の登録を行
なっていても良いし、解読済み命令″バッファから実行
に移る命令の順は格納順でなくても良いことは言うまで
もない。

発明の効果 本発明は命令の実行を何らかの原因で待たなければなら
ない場合が比較的多い命令については必要な情報を一時
命令バッファに格納し、後続の命令が命令バッファへの
格納の対象にならない命令で、しかも待ちの原因がなけ
れば、後続の命令を先に実行させることによって処理が
高速化できるという効果がおる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す図、第２図〜第６図は
それぞれ第１図に示した命令解読回路２１゜実行指示回
路２２．ビジー登録回路２３．解読済み命令バッファ２
４．切替回路２５の詳細な一構成を示す図、第７図は本
発明により高速化されることを説明する為の命令の連続
例を示す図および第８Ａ図および第８Ｂ図はそれぞれ本
発明のない回路と本発明の回路で処理した場合のタイム
チャートである。 第１図から第８Ｂ図において、１・・・・・・主メモリ
、２・・・・・・命令先取回路、３・・・・・・プログ
ラムレジスタ群、４・・・・・・加減算命令実行回路、
５・・・・・・乗算命令実行回路、６・・・・・・ロー
ド命令実行回路、７・・・・・・ストア命令実行回路、
２１・・・・・・命令解読回路、２２・・・・・・実行
指示回路、２３・−・・・・ビジー登録回路、２４・・
・・・・解読済み命令バッファ、２５・・・・・・選択
回路。 （〜・ 峯ｌ固

Claims (1)

1. 【特許請求の範囲】 並列に実行することができる複数の実行ユニットと メモリ上に格納された命令列を順次解読し前記実行ユニ
   ットのいずれかに実行を指示する命令先取りユニットと
   を備えた情報処理装置において前記命令先取りユニット
   は 各命令語に応じて少なくとも命令実行に必要な情報が格
   納されている場所、実行結果の格納場所、使用すべき実
   行ユニットおよび命令解読後すぐに実行指示を行なう第
   １のタイプの命令か、一旦解読済み命令バッファに格納
   後実行指示を行なう第２のタイプの命令かを認識する命
   令解読手段と、前記複数の実行ユニットのうち、所望の
   実行ユニットに対して実行を指示すれば結果が正しく得
   られる実行可能状態にあるかどうかを示すビジー登録手
   段と、 命令解読終了段階の命令が前記第１のタイプの命令であ
   れば、ビジー登録手段の状態を調べ前記第１のタイプの
   命令が実行可能状態にあれば所望の実行ユニットに対し
   て実行を指示し、実行可能状態になければ、命令解読終
   了状態のまま後続命令の命令先取りも停止させて実行可
   能状態になるのを待ち合わせ、命令解読終了段階の命令
   が前記第２のタイプの命令であれば一旦実行に必要な情
   報を少なくとも１命令分のエリアから成る解読済み命令
   バッファに格納してからビジー登録手段の状態を調べ、
   この状態が実行可能状態にあれば所望の実行ユニットに
   対して実行を指示し、実行可能状態になければ解読済み
   命令バッファ上で待ち合わせ、この待ち合わせの間、後
   続命令の命令先取りは停止させず先取りされた命令の中
   に前記第１のタイプの命令で、実行可能状態のものがあ
   ればこれを先に実行指示させるように制御する実行指示
   手段 とを含むことを特徴とする情報処理装置。