JPH10283178A - 命令を発行するための方法及びシステム - Google Patents

Abstract

(57)【要約】 【課題】 順不同処理システムにおいて命令バッファか
ら少なくとも１つの実行ユニットに命令を効率的に発行
するための装置及び方法を提供する。 【解決手段】 そのソース・オペランドのすべてについ
て有効ビットが設定されると、直ちに命令を発行するこ
とができる。ソース・オペランドは、先行命令のターゲ
ット・オペランドとして生成される。本発明によれば、
対応するターゲット・オペランドが実際に計算される前
に、ソース・オペランドが所与の実行ユニットについて
有効であると投機的に宣言される。そのターゲット・オ
ペランドが実際に使用可能になるまで待機する必要はな
い。むしろ、１つのパイプラインに対してバック・ツー
・バックで命令を発行し、バイパスにより先行命令のタ
ーゲット・オペランドを後続命令のソース・オペランド
に転送することが可能である。したがって、一連の命令
は混乱せず、非常に効率よく発行が行われる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、順不同処理に関
し、具体的には命令ウィンドウから少なくとも１つの実
行ユニットに効率よく命令を発行するための方法及び装
置に関する。

【０００２】

【従来の技術】長い間、プロセッサはその逐次順序で命
令を実行してきた。これは、プログラム・シーケンスに
現れるのと同じ順序で命令がプロセッサの実行ユニット
に逐次転送されることを暗に意味する。

【０００３】命令スループットの向上とその結果として
パフォーマンスの向上を達成するため、クロック・サイ
クルごとに複数の独立した命令を発行するかまたはその
実行を開始するプロセッサが導入された。このようなプ
ロセッサは、スーパースカラ・プロセッサと呼ばれてい
る。複数の命令は、データ依存関係、手順上の依存関
係、または資源競合が一切発生しない限り、単一サイク
ルで実行することができる。このような依存関係または
競合が存在する場合は、シーケンス内の第１の命令しか
実行できない。その結果、スーパースカラ・アーキテク
チャに含まれる複数の機能ユニットを完全に使用するこ
とができない。

【０００４】ハイ・パフォーマンス・プロセッサの開発
における次のステップは、順不同処理の導入に見られる
はずである。順不同プロセッサは、プログラムを実行す
るときに命令シーケンスに従わず、逐次順序とは異なる
順番で命令を処理する。

【０００５】命令Ａがターゲット・データを生成し、命
令Ｂがソース・データとして前記ターゲット・データを
必要とする場合、このデータ依存関係を処理する必要が
ある。命令を順不同で発行すると、レジスタと値との対
応関係が崩れる。所与の論理レジスタへの書込みアクセ
スを行うたびに前記レジスタの新しいインスタンスが作
成されるので、１つの論理レジスタに対応する複数のレ
ジスタ値が並行して存在する可能性がある。

【０００６】各種レジスタ・インスタンスの値は混乱さ
せてはならない。したがって、論理レジスタごとに複数
の値を保持し識別できるレジスタ・アレイを設ける必要
がある。いずれかの実行ユニットに命令を発行する前
に、アドレス指定した論理レジスタのどのインスタンス
を使用するかを示す必要がある。所与の瞬間に論理レジ
スタを表す実際の記憶セルを識別する作業は、通常、
「レジスタ・リネーム」という。

【０００７】順不同で処理すべき命令は、まず、予約ス
テーションにディスパッチされる。そこで命令は、順不
同で実行ユニットに対して発行できるようになるまで待
機する。これまで述べられてきた解決策では、命令は、
そのソース・オペランドが実際に計算されるまで待機す
る。すべてのソース・オペランドが使用可能になると、
直ちに実行ユニットに命令を発行できるようになる。

【０００８】この発行方式の欠点は、命令シーケンスが
崩壊することである。というのは、所与のオペランドを
必要とする命令は、前記オペランドを生成する先行命令
が完了するまで待機しなければならないからである。

【０００９】したがって、１つの実行ユニットに複数の
命令をバック・ツー・バックで発行し、命令間でデータ
を転送するために各実行ユニットに実現されたバイパス
を使用することは不可能である。結果的に、低速かつ不
連続に命令が発行されることになる。

【００１０】

【発明が解決しようとする課題】したがって、本発明の
目的は、先行技術の解決策の欠点を回避し、順不同処理
システムにおいて命令バッファから少なくとも１つの実
行ユニットに命令を発行するための装置及び方法を提供
することにある。具体的には、本発明の目的は、連続シ
ーケンスでしかもバック・ツー・バックでも実行ユニッ
トに命令を発行するための装置及び方法を提供すること
にある。

【００１１】

【課題を解決するための手段】本発明の目的は、請求項
１に記載の処理システムと、請求項１３に記載の命令を
発行する方法によって解決される。

【００１２】命令のターゲット・オペランドが使用可能
になる前にそのターゲット・オペランドの有効ビットを
設定することにより、連続的に発行することが可能にな
り、バック・ツー・バックの発行も可能になる。また、
ターゲット値が必要とするランタイムを考慮することが
可能になり、所与のパイプへの発行に最適の時点でオペ
ランドの有効ビットを設定することも可能である。した
がって、各種実行ユニットに対応して、ソース・オペラ
ンドごとにいくつかの異なる有効ビットを導入すること
は意味のあることである。大幅なパフォーマンスの向上
が達成される。

【００１３】

【発明の実施の形態】図１には、順不同処理システムの
典型的なセットアップが示されている。命令は、命令メ
モリ（１００）から取り出され、命令キャッシュ（１０
１）に順次バッファされる。次に命令は、共通内部命令
フォーマットにデコードされる（１０２）。また、１つ
の外部命令が複数の小さい内部命令に分割され、その内
部命令が後で順不同で処理可能な解決策も存在する。命
令デコード・ユニット（１０２）は依存関係の解決も担
当するが、これは、それぞれの命令のソース及びターゲ
ットとして使用される論理レジスタに実際の物理記憶セ
ルを割り当てる必要があることを意味する。

【００１４】命令デコード段階では、分岐予測も行われ
る。

【００１５】次に命令は予約ステーション（１０３）に
転送される。命令の各ターゲット・レジスタ・インスタ
ンスごとに、リオーダ・バッファ（１０８）内に１つの
項目が作成される。したがって、リオーダ・バッファ
は、論理レジスタのインスタンスを表すすべての物理レ
ジスタを、逐次順序である発生順に識別する。

【００１６】予約ステーションでは、機能ユニットの１
つに対して発行できるようになるまで命令が待機する。
分岐の場合、分岐ユニット（１０４）に命令を発行する
必要があり、整数ユニット（１０５）の１つに整数計算
を転送する必要があり、メモリにアクセスする命令をロ
ード／ストア・ユニット（１０６）の１つに対して発行
する必要がある。したがって、各命令は対応する機能ユ
ニットによって処理され、その命令のターゲット・デー
タを計算することができる。メモリ・アクセスの場合、
ロード／ストア・ユニット（１０６）は、データ・キャ
ッシュ（１０９）を介してデータ・メモリ（１１０）に
データを書き込むかまたはデータ・メモリ（１１０）か
らデータを受け取る。

【００１７】いわゆる「コミット・プロセス」は命令の
リタイヤを担当し、これは、前記命令のターゲット・レ
ジスタ値が設計済みレジスタ値になることを意味する。
命令は必ず順序通りにコミットされる。したがって、リ
タイヤ・ポインタは、設計済みレジスタ値とともに、マ
シンの精密な状態を定義する。この定義済み状態は、
「精密割込み」の可能性に備えるために、中断するプロ
グラムのために保管しておかなければならない。例外が
発生した場合、プロセッサは、前記定義済み状態に戻る
ことができなければならない。また、分岐予測を誤り、
前記分岐に続く複数の命令が投機実行された場合、プロ
セッサは、十分定義された非投機マシン状態に戻ること
ができなければならない。このマシン状態は、それ以上
変更される可能性はない。これは逐次順序で前進する。

【００１８】設計済み順序通り状態を定義するための手
法の１つは次の通りである。すなわち、１つの命令が完
了し、前の命令もすべて完了している場合、その命令の
結果は対応するレジスタの順序通り状態として格納する
ことができ、その命令は「リタイヤ済み」と見なすこと
ができる。したがって、順不同処理システムの設計済み
状態は、複数の完了命令からなる連続ストリングのうち
の最新完了命令によって定義することができる。対応す
る設計済みレジスタ値は、前記命令が完了した瞬間の値
である。各種レジスタ・インスタンスを処理できること
と前記設計済み順序通り状態を連続的に前進させること
の両方に関する概念は、レジスタ・ファイルと組み合わ
せてリオーダ・バッファを使用することである。

【００１９】図２には、スーパースカラ・コンピュータ
・システムの詳細ブロック図が示されている。図１のよ
うに、命令メモリ（２００）に収容されている命令はま
ず命令キャッシュ（２０１）に転送される。次に命令は
プレデコード・ユニット（２０２）に順序通りに転送さ
れ、そのユニットは外部命令ストリームの命令を順不同
処理に適した共通内部フォーマットに変換する。この命
令フォーマットには、ＯＰコード用と、少なくとも２つ
のソース・レジスタ用と、命令がメモリにアクセスしな
ければならない場合のアドレス演算に使用する２つのレ
ジスタ用と、少なくとも２つのターゲット・レジスタ用
のデータ・フィールドが存在する。

【００２０】外部命令ストリーム内の命令は、読み取る
かまたは変更すべき論理レジスタのみを参照する。１つ
の論理レジスタが命令実行中に持ちうる各種物理インス
タンスの全体的な問題は、この段階ではまだ解決されな
い。外部命令ストリームの命令が順序通りに処理される
限り、この問題で悩む必要はない。しかし、その通常の
順序以外の順序で命令を実行した場合は、直ちに１つか
つ同じ論理レジスタの各種物理インスタンスを慎重に追
跡することが必要である。

【００２１】この問題は、論理レジスタの各インスタン
スに１つの物理レジスタを割り当てることによって解決
される。すなわち、１つの命令が所与の論理ターゲット
・レジスタを変更し、その結果、前記論理レジスタの新
しいインスタンスを作成する場合は、必ず新しい物理レ
ジスタを割り振る必要があることを意味する。また、前
記論理レジスタのこのインスタンスを他の命令がソース
として使用する場合は、同じ物理レジスタを使用する必
要がある。１つの論理レジスタについて多数のインスタ
ンスが存在する可能性があるので、前記論理レジスタに
対応する物理レジスタも多数存在する可能性がある。

【００２２】所与の命令が使用する論理レジスタに対し
てどの物理レジスタが対応するかを分析し、前記論理レ
ジスタを適切な物理レジスタで置き換え（レジスタ・リ
ネーム）、任意の論理レジスタの新しいインスタンスが
作成される場合に新しい物理レジスタを割り振る（レジ
スタ割振り）という作業は、「レジスタ・リネーム及び
割振りユニット」（２０４）によって行われる。

【００２３】新しい物理レジスタが割り振られると、
「レジスタ・リネーム及び割振りユニット」（２０４）
はリオーダ・バッファ（２０５）にも通知する。リオー
ダ・バッファは、各物理ターゲットごとに１つの項目を
保持し、所与の論理レジスタの所与のインスタンスを識
別する。各リオーダ・バッファ項目は、物理レジスタ
と、それが表す論理レジスタと、前記物理レジスタの完
了状況とを含む。後述する実施態様には、所与の時点で
最高３２個のリオーダ・バッファ項目が存在する可能性
がある。「レジスタ・リネーム及び割振りユニット」
（２０４）によって新しい物理レジスタが割り振られる
と、リオーダ・バッファ（２０５）内に新しい項目が作
成される。プレデコード段階では命令が依然として順序
通りに処理されているので、リオーダ・バッファ項目も
逐次順序で作成されるが、これは、論理レジスタの早期
インスタンスを表す項目が同じ論理レジスタの後期イン
スタンスに対応する項目より必ず先行することを意味す
る。

【００２４】各リオーダ・バッファ項目は、そのターゲ
ット・レジスタの完了状況も含む。当然のことながら、
項目が作成された場合、その完了状況は「未完了」にな
る。所与のレジスタ値が評価されると、直ちにそれに対
応するリオーダ・バッファ項目の完了状況は「完了」に
変更される。リオーダ・バッファは折返しバッファとし
て認識され、最高３２個の項目を含むことができる。

【００２５】この時点で命令バッファ（２０３）は、予
約ステーションに適したフォーマットの外部命令ストリ
ームのうちの２つの命令を含んでいる。論理レジスタは
「レジスタ・リネーム及び割振りユニット」（２０４）
によって適切な物理レジスタに置き換えられており、新
しい物理レジスタを割り振る必要がある場合は、適切な
項目がリオーダ・バッファ（２０５）内に作成されてい
る。

【００２６】この時点で命令は、予約ステーション（２
０６）に転送できる状態になっている。予約ステーショ
ンは、最高１６個の項目が可能な折返しバッファとして
実現される。

【００２７】予約ステーション（２０６）では、機能ユ
ニットの１つに対して発行できる状態になるまで命令が
待機する。命令はその逐次順序以外の順序で機能ユニッ
トに対して発行されるが、これは、先行命令または後続
命令がすでに発行されたかどうかにかかわらず、命令発
行が行われることを意味する。命令は、その命令のタイ
プに応じて機能ユニットの１つに対して発行される。す
なわち、分岐は分岐ユニット（２０７）に転送され、整
数計算は整数ユニット（２０８）によって行われ、メモ
リにアクセスするすべての命令はロード／ストア・ユニ
ット（２０９）に対して発行される。ロード／ストア・
ユニットは、データ・キャッシュ（２１１）を介してデ
ータ・メモリ（２１２）とデータを交換する。

【００２８】レジスタ・ファイル（２１０）のコピーは
各機能ユニットに付加される。このようなレジスタ・フ
ァイルのいずれかに変更を加えると、各種機能ユニット
にある他のレジスタ・ファイルが更新される。各レジス
タ・ファイル（２１０）は、それまでに割り振られたす
べての物理レジスタの値を含んでいる。

【００２９】各物理レジスタは所与の論理レジスタのイ
ンスタンスに対応するので、レジスタ・ファイル（２１
０）は、それまでに評価された論理レジスタのインスタ
ンスの値を保持している。

【００３０】各機能ユニットにきわめて接近したところ
にレジスタ・ファイルのコピーを有することは有利であ
る。機能ユニット（２０７、２０８、２０９）の１つに
転送された命令は、そのそれぞれのソース・レジスタの
値にアクセスする必要がある。このようなレジスタ値は
レジスタ・ファイル（２１０）のローカル・コピーに含
まれている。結果データが生成されると、この結果デー
タは直ちにローカル・レジスタ・ファイルに書き込まれ
る。ある命令の論理ソース・レジスタ及びターゲット・
レジスタはプレデコード段階（２０２）ですでに物理レ
ジスタに名前変更されているので、機能ユニットに転送
される命令はレジスタ・ファイルの物理ソース・レジス
タ及びターゲット・レジスタに直接アクセスすることが
できる。というのは、もはや論理レジスタから物理レジ
スタに変換する必要がないからである。この変換は、
「レジスタ・リネーム及び割振りユニット」（２０４）
によってプレデコード段階（２０２）で一度だけ行われ
ている。各機能ユニットでレジスタ・ファイルのローカ
ル・コピーを保持することにより、レジスタの内容への
アクセス時間をさらに短縮することが可能である。

【００３１】コミット・プロセス中、このような命令に
よって生成されたターゲット・レジスタ値は設計済みレ
ジスタ値になる。したがって、コミットまたはリタイヤ
・プロセスはマシンの設計済み状態を定義する。この設
計済み状態は、古い命令からより最新の命令に逐次順序
で前進し、それにより、対応する論理レジスタの暫定イ
ンスタンスを有効な設計済みレジスタ値に変形する。

【００３２】コミット・プロセスが機能する方法を理解
するためには、リオーダ・バッファ（２０５）に格納さ
れた各種ターゲット・レジスタ・インスタンスの完了状
況を調べることが必要である。コミット・プロセスは、
まだ完了していない命令のうち最も古い命令の探索を開
始する。リタイヤ・ポインタ（２１３）は、前記命令に
対応する項目を指し示す。この命令はまだリタイヤする
ことができない。というのは、その結果がまだ使用可能
になっていないからである。すべての命令と、リタイヤ
・ポインタによって定義された項目より先行する対応タ
ーゲット・レジスタのすべてをコミットすることができ
る。対応する命令は予約ステーションからクリアされ、
ターゲット・レジスタ値が設計済みレジスタ値になる。
したがって、設計済み状態（２１４）は、リタイヤ・ポ
インタ（２１３）が指し示すリオーダ・バッファ項目よ
り先行するターゲット・レジスタ値によって定義され
る。

【００３３】予約ステーションとリオーダ・バッファと
の相互作用は、図３を参照すればより明確になるだろ
う。予約ステーション（３００）は、最高１６個の命令
を収容することができる。予約ステーション項目の１つ
（３０２）を示す。これは、命令のＯＰコードと、ソー
ス・レジスタ、ターゲット・レジスタ、アドレス計算用
のデータ・フィールドを含む。各命令は、最高２つのタ
ーゲット・レジスタにアクセスすることができる。

【００３４】１つの命令に属するターゲット・レジスタ
について、リオーダ・バッファ（３０１）内に項目が作
成される。それぞれの新しいターゲット・レジスタは、
所与の論理レジスタの新しいインスタンスに対応する。
その物理レジスタとその論理レジスタはどちらもそれぞ
れのリオーダ・バッファ項目（３０４、３１１）で識別
される。

【００３５】予約ステーション項目（３０２）と、その
命令が使用する１つまたは複数のターゲット・レジスタ
に関する情報を保持する対応リオーダ・バッファ項目
（３０４）との接続は、リオーダ・バッファ・ポインタ
（３０３）によって確立される。リオーダ・バッファ・
ポインタは予約ステーション項目（３０２）の一部であ
る。

【００３６】各リオーダ・バッファ項目（３０４）に
は、ＲＯＢ項目に含まれるターゲット・レジスタ（３０
４）の完了状況を監視するデータ・フィールド（３０
５）がさらに存在する。最初は、ターゲット・レジスタ
の状況は「未完了」（３０５）である。

【００３７】図３の例では、命令３０９が実行ユニット
３０８に対して発行され、ちょうど処理中であるが、こ
れは、その命令が実行ユニットのパイプラインの所定の
段階にあることを意味する。この命令とともにＲＯＢポ
インタ（３１０）が実行ユニット（３０８）に転送され
ている。したがって、命令（３０９）とそれに対応する
リオーダ・バッファ内の項目（３１１）との接続は、命
令実行中でも維持される。

【００３８】通常は実行ユニットのパイプラインの末尾
にある命令実行の結果が使用可能になると、ＲＯＢの完
了状況が直ちに「未完了」から「完了」に変化する。そ
の結果、リオーダ・バッファ（３０１）は、論理レジス
タの各種インスタンスの識別子をその逐次順序で含み、
前記レジスタ・インスタンスの値がすでに評価されたか
どうかに関する情報をさらに含む。

【００３９】予約ステーション（３００）は折返し付き
アレイとして実現され、その管理はポインタによって行
われる。その正しいフォーマットになっている命令を命
令バッファ（２０３）から予約ステーション（３００）
に転送する場合、適切な項目位置はインポインタ（３０
６）によって決まる。命令が１つまたは２つのターゲッ
ト・レジスタをアドレス指定する場合、リオーダ・バッ
ファにも項目を作成しなければならなくなる。

【００４０】リオーダ・バッファ（３０１）は、循環バ
ッファとしても実現される。リオーダ・バッファのイン
ポインタとして機能する割振りポインタ（３０７）が存
在する。これは、リオーダ・バッファ内で次の項目が作
成される位置を指し示すものである。

【００４１】割振りポインタ（３０７）は新しい命令の
ターゲットを収容するために必要であり、リタイヤ・ポ
インタ（３１２）は古いターゲット・レジスタ値をリタ
イヤするために必要である。

【００４２】リタイヤ・ポインタ（３１２）は、ターゲ
ット・レジスタのうち、まだ完了していない最も古いも
のを指し示す。コミット・プロセスは、リタイヤ・ポイ
ンタが指し示す項目より古い、すなわち、順序が前の項
目のターゲット・レジスタをコミットする。すなわち、
それぞれの項目が解放され、ターゲット・レジスタ値が
設計済みレジスタの値になり、それがマシンの「公式」
状態を表すことになる。さらに、コミット・プロセス
は、リタイヤ・ポインタ（３１２）が指し示す項目より
先行するＲＯＢ項目に対応する、予約ステーション内の
すべての命令を除去する。

【００４３】順不同で命令を実行すると、依然として変
更または除去の対象になりうる論理レジスタの暫定イン
スタンスがいくつか生成される。しかし、順次命令スト
リーム内の定義済みポイントである精密設計済み状態
（３１３）も存在し、設計済みレジスタ値は命令ストリ
ーム内の前記ポイントに対応する。

【００４４】図４には、２つの実行ユニットＵ及びＶが
示されているが、これは、分岐ユニット（２０７）、整
数ユニット（２０８）、ロード／ストア・ユニット（２
０９）のいずれかにすることができる。いわゆるロード
・ユニットによってデータと命令の両方が取り出され
る。データと命令の両方を実行ユニットＵ（４０２）に
供給するロード・ユニットＬＵ（４００）が存在し、実
行ユニットＶ（４１６）に対応するロード・ユニットＬ
Ｖ（４１５）が存在する。

【００４５】まず、実行ユニットＵについて検討する。
データと命令はいずれも結果バスＬＵ（４０１）と書込
みポート４０３を介して実行ユニットＵのパイプライン
に転送される。並行して４つの書込みポート（４０４）
が存在するが、これらは汎用レジスタ（４０５）のアレ
イに入力を送達する。このアレイは投機レジスタ値と設
計レジスタ値の両方を保持し、図２のそれぞれのレジス
タ・ファイル２１０に対応する。実行ユニットの書込み
ポートの１つに到着した情報はこれらの汎用レジスタに
書き込まれ、バイパス４０９を介して演算論理ユニット
（ＡＬＵ、４０８）の入力ラッチＡ（４０６）及びＢ
（４０７）に直接供給される。

【００４６】情報は、前記汎用レジスタ（４０５）から
ＡＬＵの入力ラッチＡ及びＢに転送することができる。
ＡＬＵ４０８は、入力レジスタＡ及びＢ内のオペランド
にアクセスし、結果値を計算する。この結果は出力ラッ
チＤ（４１２）に書き込まれる。

【００４７】また、これは、バイパス４１０を介して書
込みポート４１１にも直接供給されるが、このポートは
パイプラインの入力を構成する４つの書込みポート４０
４の１つである。前記書込みポートは汎用レジスタ・ア
レイ４０５と、バイパス４０９を介してＡＬＵの入力ラ
ッチとに接続されるので、計算した結果値をＡＬＵ入力
として直ちに再使用することが可能である。その結果
は、バイパス４１０及び４０９を介してＡＬＵの入力レ
ジスタＡ（４０６）及びＢ（４０７）に転送される。

【００４８】結果値は汎用レジスタ４０５にも書き込ま
れる。実行ユニットごとにレジスタ・ファイルを１つず
つ有することは有利である。というのは、これによっ
て、実際のレジスタ値へのアクセス時間の短縮が可能に
なるからである。図２に示すように、前記レジスタ・フ
ァイル２１０のコピーは各種機能ユニット（２０７、２
０８、２０９）に付加される。このような各種レジスタ
・アレイ間ではデータ保全性を維持しなければならな
い。１つのアレイのレジスタ値を変更した場合は、必ず
各種実行ユニットに対応する残りのアレイに通知しなけ
ればならない。

【００４９】上記の例では、これは結果バス４１３によ
って行われるが、このバスは、出力レジスタＤ（４１
２）に格納された実行ユニットＵのＡＬＵの結果を実行
ユニットＶの書込みポートの１つ（４１４）に転送す
る。したがって、実行ユニットＶの汎用レジスタ・アレ
イを更新することが可能になり、実行ユニットＵの結果
を実行ユニットＶで直ちに使用することも可能になる。

【００５０】これとは逆に、実行ユニットＶの出力レジ
スタＤの内容は、結果バス１１７を介して実行ユニット
Ｕの書込みポート４１８に転送される。前記結果は実行
ユニットＵのＧＰＲアレイ４０５を更新するために使用
されるが、バイパス４０９を介して実行ユニットＵで実
行すべき計算用のオペランドとして使用することもでき
る。

【００５１】ロード・ユニットＬＵ（４００）は、結果
バス４０１及び書込みポート４０３を介して専用パイプ
ラインに命令及びデータを供給するだけでなく、実行ユ
ニットＶにも供給する。ロード・ユニットＬＵ（４０
０）からの情報はレジスタＤ０（４２３）にラッチさ
れ、前記情報は結果バス４２２及び書込みポート４２０
を介して実行ユニットＶに転送される。

【００５２】ロード・ユニットＬＶ（４１５）は、書込
みポート４１８を介して実行ユニットＶ（４１６）にデ
ータ及び命令を送達し、実行ユニットＶのラッチＤ０
（４２３）に前記情報を格納する。前記情報は、そこか
ら結果バス４２４及び書込みポート４２５を介して実行
ユニットＵのパイプラインに転送される。

【００５３】図５には、実行ユニットと、予約ステーシ
ョンともいう命令ウィンドウ・バッファとの相互作用が
示されている。同図には、実行ユニットＵ（５００）と
実行ユニットＶ（５０１）が存在する。そのソース・レ
ジスタ識別子及びターゲット・レジスタ識別子とともに
命令がパイプラインＵ（５００）に転送されたと想定す
る。各クロック・サイクル中に、前記命令は各種パイプ
ライン段階ＯＰ１、ＯＰ２、ＯＰ３、・・・の１つを通
過することになる。命令がＯＰ１段階に達すると、ＯＰ
１−Ｕ信号（５０２）が予約ステーション（５０６）に
転送される。前記ＯＰ１−Ｕ信号は５本の線を含む。こ
れは、現在、実行ユニットＵのパイプライン段階ＯＰ１
にある命令によって、どの物理レジスタがターゲット・
レジスタとして計算されるかを予約ステーションに通知
する。

【００５４】パイプラインＵの現行命令の物理ターゲッ
ト・レジスタを指定する５ビット幅の識別子である同一
情報が、同じくパイプＵのＯＰ３段階にある予約ステー
ション５０６に転送される（５０４）。その結果、実際
のターゲット・レジスタに関する情報が予約ステーショ
ン５０６に２回転送される。早期ＯＰ１−Ｕ信号（５０
２）は、オペランドとして前記物理ターゲット・レジス
タを必要とする命令を現行命令によってバック・ツー・
バックでパイプＵに対して発行できることを示してい
る。現行命令のターゲット・オペランドが実際に評価さ
れる前に、早期ＯＰ１−Ｕ信号が予約ステーションに送
られる。これは、今後、そのオペランドが使用可能にな
るかどうかを投機的に示すものである。

【００５５】これは、図４に示すバイパス４１０及び４
０９によって可能になるが、それにより、ターゲット・
データは後続命令によってソース・データとして直ちに
再使用できるようになる。

【００５６】後期ＯＰ３−Ｕ信号は、実際の物理ターゲ
ット・レジスタの値がパイプＵで使用可能であるだけで
なく、システムのすべての実行ユニットでも使用可能で
あることを示している。ＯＰ３段階では、結果データは
すべての実行ユニットのすべてのレジスタ・ファイルに
すでに転送されている。システム内の各ＧＰＲアレイ
は、すでに更新されている。したがって、ＯＰ３−Ｕ信
号は、実際の物理ターゲット・レジスタをソース・オペ
ランドとして必要とする命令を実行ユニットＵ（５０
０）だけでなく、いずれの実行ユニットに対しても発行
できることを示している。

【００５７】現行命令の物理ターゲット・レジスタの状
況を示す対応ＯＰ１−信号及びＯＰ３−信号も、システ
ム内の他のすべての実行ユニットによって生成される。
上記の例では、パイプラインＶ（５０１）は、実際のパ
イプＶターゲット・レジスタを参照するＯＰ１−Ｖ（５
０３）信号及びＯＰ３−Ｖ（５０５）信号を生成する。
したがって、２つのパイプラインが存在する場合、４つ
の信号（５０２〜５０５）が予約ステーション５０６に
転送される。

【００５８】予約ステーションが実際に項目０（５０
７）〜項目Ｎ（５０９）を活動項目として保持している
と想定する。各項目は、１つの命令に対応し、前記命令
のＯＰコード、その命令のソース・オペランドを指定す
るソース・レジスタ識別子、前記命令のソース・オペラ
ンドと見なすこともできるアドレス・オペランド、ター
ゲット・レジスタ識別子、対応するＲＯＢ項目への接続
を確立するＲＯＢポインタ（３０３）を保持している。

【００５９】所与の命令のソース・オペランドが各種の
実行ユニットに有効であるかどうかを判定するために
は、一致を検出するために前記ソース・オペランドのレ
ジスタ識別子を信号ＯＰ１−Ｕ、ＯＰ３−Ｕ、ＯＰ１−
Ｖ、ＯＰ３−Ｖによって供給されるターゲット・レジス
タ識別子と比較することが必要である。

【００６０】第１のケースとして、ＳＲＣ０（５１１）
に含まれる物理レジスタ識別子がＯＰ１−Ｕによって伝
送される識別子と等しいと想定する。この場合、一致線
５１４は活動状態になり、ＳＲＣ０がパイプＶではなく
パイプＵに対して発行できる状態になっていることを示
す。この場合、有効ビットＶ_U（５１２）は設定される
が、有効ビットＶ_V（５１３）は設定されない。

【００６１】ＳＲＣ０（５１１）の識別子とＯＰ３−Ｕ
線との間に一致が存在する場合、一致線５１５は活動状
態になる。これはＳＲＣ０がパイプＵとパイプＶの両方
に有効であることを示し、したがって、有効ビットＶ_U
（５１２）とＶ_V（５１３）の両方が設定される。

【００６２】第３のケースとして、ＳＲＣ０とＯＰ１−
Ｖとの一致を想定する。一致線５１６は活動状態にな
り、ＳＲＣ０がパイプＶ（５０１）への発行には有効で
あるが、パイプＵ（５００）への発行には有効ではない
ことを示す。これに対応して、Ｖ_V（５１３）は設定さ
れが、Ｖ_U（５１２）は設定されない。

【００６３】ＳＲＣ０識別子（５１１）がＯＰ３−Ｖ上
で伝送されたものと同一である場合、活動一致線５１７
によって示されるが、ＳＲＣ０はパイプＵとパイプＶの
両方に有効であると宣言される。これは、ビットＶ
_U（５１２）とＶ_V（５１３）の両方を設定することによ
って示される。

【００６４】上記の比較は、予約ステーション内の各活
動項目の各ソース・オペランドごとに実行される。所与
の実行ユニットを参照する、１つの命令項目のすべての
有効ビットが設定されると、直ちにその命令全体は前記
実行ユニットに対して発行できる状態になっている。予
約ステーションの項目（５０７、５０９）に含まれる命
令（５０８、５１０）の１つを所与の実行ユニットに転
送できるようにするために、その項目は、発行セレクタ
（５２７、５２８）によって制御される複数の書込みポ
ート（５２２、５２３、５２５、５２６）に接続される
（５２１、５２４）。実行ユニットごとに１つの発行セ
レクタが存在するが、それはその書込みポートのうち、
その対応実行ユニットのパイプラインに接続すべきもの
を選択することができる。たとえば、命令５０８をパイ
プＶ（５０１）に転送する場合、パイプＶに対応する発
行セレクタ（５２８）が書込みポート５２３を選択し、
その結果、命令５０８をパイプＶに転送できるようにな
る。

【００６５】図６の表は、所与のターゲット・オペラン
ドを生成する命令の処理状況がソース・オペランド識別
子５１１のソース有効ビットにどのように影響するかを
示している。命令がまだ処理されていない場合、ソース
有効ビットＶ_UとＶ_Vはどちらも設定されず、ソース・レ
ジスタ値はパイプＵまたはパイプＶのいずれでも使用不
能である。

【００６６】前記ソース識別子についてＯＰ１−Ｕの一
致が発生した場合、ソース有効ビットＶ_Uは設定される
が、ソース有効ビットＶ_Vはゼロのままになる。これ
は、必要なソース・レジスタ値がパイプＵだけで使用可
能であり、Ｖでは使用不能であることを意味する。

【００６７】ＯＰ３−Ｕの一致の場合、Ｖ_UとＶ_Vの両方
が設定される。ソース・レジスタ値はパイプＵとパイプ
Ｖの両方で使用可能である。

【００６８】所与のターゲット・レジスタ値を生成する
という命令がパイプＶで予想される場合、所与のソース
・レジスタ識別子についてＯＰ１−Ｖの一致が発生する
可能性がある。この場合、ソース・オペランド識別子有
効ビットＶ_Vは設定されるが、Ｖ_Uはリセットされたまま
になる。必要なソース・レジスタ値はパイプＶだけで使
用可能になるので、前記ソース・オペランドはパイプＶ
に発行できる状態になっているが、パイプＵに発行でき
る状態にはなっていないことを示す。

【００６９】ＯＰ３−Ｖの一致の場合、必要なソース・
レジスタ値はパイプＵだけでなくパイプＶでも使用可能
なので、ソース有効ビットＶ_UとＶ_Vはどちらも設定され
る。対応するパイプＵのレジスタ・ファイルは更新され
ているので、前記ソース・レジスタ値はパイプＵでも使
用可能である。

【００７０】図７には、ある命令がパイプＵまたはＶの
いずれかに発行できる状態になっているかどうかを判定
するために、前記命令のソース有効ビットのＡＮＤを取
る方法が示されている。図示の命令は、共通予約ステー
ション・フォーマットに変換済みで、現在、予約ステー
ション項目に含まれている命令である。前記項目はＯＰ
コード（７００）を含み、ＳＲＣ０（７０１）とＳＲＣ
１（７０２）の両方の物理レジスタ識別子を保持するた
めのデータ・フィールドを含む。さらに、アドレス計算
用の２つのオペランド（７０３、７０４）が設けられて
いるが、これはソース・オペランドと見なすこともでき
る。その上、ターゲット・オペランドはレジスタ識別子
ＴＧＴ０（７０５）及びＴＧＴ１（７０６）によって指
定される。ＲＯＢポインタ７０７は前記命令に対応する
ＲＯＢ項目を指し示し、その命令の実際の完了状況を追
跡できるようにする。

【００７１】各ソース・オペランドＳＲＣ０、ＳＲＣ
１、Ａ０、Ａ１ごとに、実行ユニット当たり１つの有効
ビットが存在し、前記ソース・オペランドが前記実行ユ
ニットに対して発行できる状態になっているかどうかを
示す。上記の例のシステムは、２つの実行ユニットＵ
（５００）及びＶ（５０１）を含む。したがって、各ソ
ース・オペランドごとに、２つの有効ビットＶ_U（７０
８）とＶ_V（７０９）が存在し、前記ソース・オペラン
ドが対応する実行ユニットに対して発行できる状態にな
っているかどうかを示す。

【００７２】実行ユニットＶに対して図７の命令を発行
できるかどうかを判定するために、すべてのソース・オ
ペランド（７０１〜７０４）のすべてのＶ_VビットがＡ
ＮＤゲート（７１１）に転送される（７１０）。前記Ａ
ＮＤゲートの出力（７１２）は、その命令がＶに対して
発行できる状態になっているかどうかを判定するもので
ある。これに対応して、すべてのＶ_UビットがＡＮＤゲ
ート７１６に転送され、前記ＡＮＤゲートの出力７１７
が実行ユニットＵへの発行が可能かどうかを判定する。

【００７３】１つの実行ユニットに対して複数の命令が
順次発行された場合、前記実行ユニットはそれ以上命令
を処理できなくなる可能性がある。前記実行ユニットの
パイプラインの前に複数の命令をバッファできるバッフ
ァが存在する可能性もあるが、このバッファが占有され
た場合、前記実行ユニットに対してそれ以上命令が発行
されるのを停止する方法が存在しなければならない。

【００７４】これは、所与の実行ユニット、上記の例で
は実行ユニットＶまたは実行ユニットＵのいずれかが使
用中（７１３、７１５）であることを通知する、使用中
信号（７１４）によって行われる。パイプＶ用の反転使
用中線はＡＮＤゲート７１１へのもう１つの入力であ
り、Ｖへの発行が可能であるかどうかを判定する。前記
使用中線が活動状態である場合、出力７１２は非活動状
態になり、パイプＶへの発行が不可能であることを示
す。

【００７５】図８には、２つのソース・オペランドを有
する命令の場合に前記ソース・オペランドの有効ビット
Ｖ_U及びＶ_Vの状況によって、どの実行ユニットに命令を
発行するかを決定する方法が示されている。Ｖ_Vビット
が非活動状態であるソース・オペランドが存在する限
り、パイプＶへの発行は不可能である。したがって、い
ずれかのソース・オペランドのＶ_Uビットがゼロである
場合、命令はパイプＶに対してのみ発行することができ
る。両方のソース・オペランドの両方のビットＶ_U及び
Ｖ_Vが設定されている場合のみ、パイプＵまたはパイプ
Ｖのいずれかへの発行が可能になる。

【００７６】図９には、命令シーケンスが示されている
が、それに関するタイミング図は図１０に示す。この命
令シーケンスは第１のレジスタ加算（ＡＲ）命令を含む
が、これはレジスタＲ０及びＲ１をソース（ＳＲＣ０、
ＳＲＣ１）として使用し、レジスタＲ０にターゲット
（ＴＧＴ０）として書き込むものである。次の命令であ
るレジスタ加算２は、レジスタＲ４及びＲ０をソース
（ＳＲＣ０、ＳＲＣ１）として使用し、ターゲット・レ
ジスタＲ４（ＴＧＴ０）に書き込むものである。したが
って、レジスタ加算１によって生成されたＲ０の値は、
レジスタ加算２によってソース・オペランドとして再使
用される。

【００７７】図１０には、対応するタイミング図が示さ
れている。レジスタ加算１は、パイプＵに対して発行さ
れ、最初はＯＰ１段階にある（８００）。これは、レジ
スタ値Ｒ０及びＲ１を読み取るために、汎用レジスタ・
アレイをアドレス指定する（８０１）。ターゲット・レ
ジスタＲ０の識別子はＯＰ１−Ｕ信号に現れる（８０
２）。したがって、レジスタ加算２命令はバック・ツー
・バックでパイプＵに対して発行できるので、レジスタ
加算２命令のソース・レジスタＲ０用の有効ビットＶ_U
が設定される。パイプＶへの発行はまだ不可能である。
第２のサイクルでは、レジスタ加算２がパイプＵのＯＰ
１段階に転送されている（８０４）。レジスタ加算１は
ＯＰ２段階に移動している（８０５）。レジスタ加算１
命令のＲ０及びＲ１値は読取り済みであり、その時点で
はＡＬＵの入力レジスタＡ（４０６）及びＢ（４０７）
に含まれている（８０６）。また、第２のサイクルでは
ターゲット値Ｒ０も計算されるが（８０７）、これはＢ
レジスタに転送されない。

【００７８】レジスタ加算２はＯＰ１段階にあるので、
Ｒ４用の識別子はＯＰ１−Ｕ用の一致線上に現れる（８
０８）。したがって、まだ予約ステーションに含まれて
いる命令のうち、ソース・オペランドとしてＲ４を必要
とするすべての命令は、それぞれの有効ビットＶ_Uを設
定する（８０９）。

【００７９】第３のサイクルでは、レジスタ加算１がＯ
Ｐ３段階に移動している（８１０）。したがって、Ｒ０
用の識別子はＯＰ３−Ｕ一致線上に現れ（８１１）、Ｒ
０をソース・オペランドとして必要とするすべての命令
について、パイプＵとパイプＶの両方への発行が可能に
なる。というのは、その時点でＲ０が両方のパイプライ
ンで使用可能であるからである。したがって、それぞれ
のソース・オペランドについてＶ_U及びＶ_Vの両方の有効
ビットが設定される（８１２）。

【００８０】同時に、レジスタ加算２命令はＯＰ２段階
に移動しており（８１３）、その時点で入力レジスタＡ
に含まれているＧＰＲファイルのＲ４値にアクセスし
（４０６）、レジスタ加算１命令が計算したＲ０用の値
がバイパス４１０を介して入力レジスタＢ（４０７）に
転送されている（８１５）。

【００８１】したがって、バイパス４１０を使用して、
第１の命令によって生成されたターゲット・データを第
２の命令のソース・オペランドに転送するが、このソー
ス・オペランドは前記第１の命令によってバック・ツー
・バックで同一パイプラインに対してすでに発行されて
いる。そのバイパスにより後続命令にターゲット・デー
タを転送できるために、早期ＯＰ１−Ｕ信号が設定され
た時点でＲ０値がまだ使用可能になっていなくても、早
期ＯＰ１−Ｕ信号によってソース・オペランドを有効で
あると宣言することは有利である。ターゲット・データ
はまだ計算されていないが、バイパス手段がパイプライ
ン内の命令間のデータ転送のための手段になるので、パ
イプＵのＲ０用の有効ビットは投機的に設定されてい
る。

【００８２】レジスタ加算命令のターゲット・オペラン
ドＲ０は、第２のサイクルですでに計算されている。第
３のサイクルでは、前記Ｒ０値がＢレジスタ（４１２）
に転送され、パイプＵのＧＰＲファイルに書き込まれる
（８１４）。

【００８３】第４のサイクルでは、レジスタ加算２がＯ
Ｐ３段階に移動している（８１６）。識別子Ｒ４はＯＰ
３−Ｕ一致線上に現れ（８１７）、Ｒ４がその時点で両
方のパイプで使用可能になっていることを示す。したが
って、Ｒ４を参照する各ソース・オペランドごとに、Ｖ
_Uビットに加えＶ_Vビットが設定される。

【００８４】レジスタ加算１命令の結果Ｒ０は、第４の
サイクルでＢレジスタからパイプＵのＧＰＲファイルに
転送される（８２０）。次に実際のＲ０値は、パイプＵ
とパイプＶの両方のＧＰＲファイルで計算される。第５
のサイクルでは、Ｒ４の値がパイプＵのＢレジスタ（４
１２）から実行ユニットＶのＧＰＲファイルに転送され
る（８２１）。次にパイプＵとパイプＶの両方のＧＰＲ
ファイルは、レジスタ加算２命令によって生成される実
際のＲ４値を含むことになる。

【００８５】まとめとして、本発明の構成に関して以下
の事項を開示する。

【００８６】（１）少なくとも１つの実行ユニットと、
命令を保持し、前記命令のソース・オペランドとターゲ
ット・オペランドを指定するための命令バッファであっ
て、それによりオペランドが前記命令バッファ内の第１
の命令のターゲット・オペランドとして指定され、前記
命令バッファ内の第２の命令のソース・オペランドとし
て指定される命令バッファと、前記実行ユニットの１つ
に対して命令を発行するための発行手段であって、前記
命令のソース・オペランドのすべてが有効になるまで命
令を発行しない発行手段とを含み、前記第１の命令が第
１の実行ユニットに対して発行された後であって、しか
も前記オペランドの値が使用可能になる前に、前記第２
の命令の前記ソース・オペランドが有効であると宣言す
るための指示手段を特徴とする、処理システム。 （２）前記指示手段が、前記第２の命令の前記ソース・
オペランドが前記第１の実行ユニットに対する発行に有
効であるかどうかと、前記第２の命令の前記ソース・オ
ペランドが前記第１の実行ユニットとは異なる実行ユニ
ットに対する発行に有効であるかどうかをさらに宣言す
ることを特徴とする、上記（１）に記載の処理システ
ム。 （３）前記指示手段が前記命令のすべてのソース・オペ
ランドを実行ユニットに対する発行に有効であると宣言
するまで、前記発行手段が前記実行ユニットに対して命
令を発行しないことを特徴とする、上記（１）または
（２）のいずれかに記載の処理システム。 （４）前記第２の命令の前記ソース・オペランドが、前
記第１の実行ユニットとは異なる前記実行ユニットの１
つに対する発行に有効であると宣言される前に、前記第
１の実行ユニットに対する発行に有効であると宣言され
ることを特徴とする、上記（２）または（３）に記載の
処理システム。 （５）前記第１の実行ユニット内にあって、前記第２の
命令が前記第１の実行ユニットに対して発行された場合
に前記第１の実行ユニット内の前記第１の命令の前記タ
ーゲット・オペランドを前記第２の命令の前記ソース・
オペランドに転送するためのバイパス手段を特徴とす
る、上記（１）ないし（４）のいずれかに記載の処理シ
ステム。 （６）前記第１の実行ユニットと第２の実行ユニットと
の間にあって、前記第２の命令が前記第２の実行ユニッ
トに対して発行された場合に前記第１の実行ユニット内
の前記第１の命令の前記ターゲット・オペランドを前記
第２の命令の前記ソース・オペランドに転送するための
バイパス手段を特徴とする、上記（１）ないし（５）の
いずれかに記載の処理システム。 （７）ソース・オペランドごとの少なくとも１つの有効
ビットであって、前記ソース・オペランドが有効である
かまたは無効であるかを宣言し、前記指示手段内に含ま
れる有効ビットを特徴とする、上記（１）ないし（６）
のいずれかに記載の処理システム。 （８）ソース・オペランドと実行ユニットごとの少なく
とも１つの有効ビットであって、前記ソース・オペラン
ドが前記実行ユニットに対する発行に有効であるかどう
かを宣言し、前記指示手段内に含まれる有効ビットを特
徴とする、上記（１）ないし（７）のいずれかに記載の
処理システム。 （９）命令が前記実行ユニットに対する発行に有効であ
るかどうかを判定するために、前記命令のすべてのソー
ス・オペランドの前記有効ビットのうち、前記実行ユニ
ットの１つを参照する前記有効ビットのＡＮＤを取るた
めの手段を特徴とする、上記（７）または（８）に記載
の処理システム。 （１０）前記命令バッファの前記命令を含み、前記命令
のソース・オペランドの前記有効ビットを含む命令バッ
ファ項目を特徴とする、上記（７）ないし（９）に記載
の処理システム。 （１１）分岐の結果を示すための条件コードであって、
命令の前記ソース・オペランド及び前記ターゲット・オ
ペランドに含まれる可能性のある条件コードを特徴とす
る、上記（１）ないし（１０）のいずれかに記載の処理
システム。 （１２）前記実行ユニットの使用中信号が設定されてい
るときに前記命令バッファから前記実行ユニットの１つ
への命令の発行を停止するための使用中手段を特徴とす
る、上記（１）ないし（１１）のいずれかに記載の処理
システム。 （１３）処理システム内で命令を発行するための方法に
おいて、前記処理システムが、少なくとも１つの実行ユ
ニットと、命令を保持し、前記命令のソース・オペラン
ドとターゲット・オペランドを指定するための命令バッ
ファであって、それによりオペランドが前記命令バッフ
ァ内の第１の命令のターゲット・オペランドとして指定
され、前記命令バッファ内の第２の命令のソース・オペ
ランドとして指定される命令バッファと、前記実行ユニ
ットの１つに対して命令を発行するための発行手段であ
って、前記命令のソース・オペランドのすべてが有効に
なるまで命令を発行しない発行手段とを含み、前記第１
の命令が第１の実行ユニットに対して発行された後であ
って、しかも前記オペランドの値が使用可能になる前
に、前記第２の命令の前記ソース・オペランドが有効で
あると宣言するステップを特徴とする方法。 （１４）前記第２の命令の前記ソース・オペランドが有
効であると宣言する前記ステップが、前記第２の命令の
前記ソース・オペランドが前記第１の実行ユニットに対
する発行に有効であるかどうかを宣言するステップと、
前記第２の命令の前記ソース・オペランドが前記第１の
実行ユニットとは異なる実行ユニットに対する発行に有
効であるかどうかを宣言するステップとを含むことを特
徴とする、上記（１３）に記載の方法。 （１５）前記第２の命令の前記ソース・オペランドが前
記第１の実行ユニットに対する発行に有効であるかどう
かを宣言する前記ステップが、前記第２の命令の前記ソ
ース・オペランドが前記第１の実行ユニットとは異なる
実行ユニットに対する発行に有効であるかどうかを宣言
する前記ステップより先行することを特徴とする、上記
（１４）に記載の方法。 （１６）前記処理システムが、ソース・オペランドごと
に少なくとも１つの有効ビットをさらに含み、前記第２
の命令の前記ソース・オペランドが有効であると宣言す
る前記ステップが、前記第２の命令の前記ソース・オペ
ランドに対応する前記有効ビットの少なくとも１つを設
定するステップを含むことを特徴とする、上記（１３）
ないし（１５）のいずれかに記載の方法。 （１７）命令のソース・オペランドのすべてが前記実行
ユニットに対する発行に有効であると宣言されたかどう
かを判定するために、前記命令の前記ソース・オペラン
ドに対応し、前記実行ユニットの１つに対応するすべて
の前記有効ビットのＡＮＤを取るステップをさらに含む
ことを特徴とする、上記（１６）に記載の方法。 （１８）命令のソース・オペランドのすべてが実行ユニ
ットに対する発行に有効であると宣言されているときに
前記実行ユニットに対して前記命令を発行するステップ
をさらに含むことを特徴とする、上記（１３）ないし
（１７）のいずれかに記載の方法。

【図面の簡単な説明】

【図１】順不同処理システムの一般構造を示す図であ
る。

【図２】レジスタ・リネーム及び割振りユニットを含
む、順不同処理システムの詳細図である。

【図３】完了状況を正しく監視し、精密割込みに対応す
るために、予約ステーションがリオーダ・バッファとや
りとりする方法を示す図である。

【図４】２つの実行ユニットＵ及びＶとそれぞれのロー
ド・ユニット間のデータフローを示す図である。

【図５】パイプＵ及びＶのＯＰ１及びＯＰ３信号が予約
ステーションから実行ユニットへの命令発行を制御する
方法を示す図である。

【図６】実行ユニットＵまたはＶのＯＰ１及びＯＰ３信
号と、いずれかのパイプＵまたはＶでソース・オペラン
ドが使用可能であるかどうかとの関係を示す図である。

【図７】所与の実行ユニットに命令を発行できるかどう
かを判定するために、各実行ユニットごとに個別に命令
のソース・オペランドのソース有効ビットのＡＮＤを取
る方法を示す図である。

【図８】ソース・オペランドの有効ビットの状況によっ
て、どのパイプラインに命令を発行するかを決定する方
法を示す図である。

【図９】２つの「レジスタ加算」命令を含む命令シーケ
ンスの一例を示す図である。

【図１０】図９の命令シーケンスを実行する場合のタイ
ミング図である。

【符号の説明】

１００ 命令メモリ １０１ 命令キャッシュ １０２ 命令デコード・ユニット １０３ 予約ステーション １０４ 分岐ユニット １０５ 整数ユニット １０６ ロード／ストア・ユニット １０７ レジスタ・ファイル １０８ リオーダ・バッファ １０９ データ・キャッシュ １１０ データ・メモリ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ベルント・レプラ ドイツ国、デー71139、エーニンゲン、ケ ーニヒシュトラーセ 93 (72)発明者 エルヴィン・プフェッファー ドイツ国、デー71088、ホルツガーリンゲ ン、テックシュトラーセ 12 (72)発明者 トマス・プフリューガー ドイツ国、デー70771、ラインフェルデン、 コルンブルーメンヴェーク ９ (72)発明者 ビルギット・ヴィテルム ドイツ国、デー71101、シェーンアイヒ、 ケストナーヴェーク ５

Claims (18)

【特許請求の範囲】
1. 【請求項１】少なくとも１つの実行ユニットと、 命令を保持し、前記命令のソース・オペランドとターゲ
   ット・オペランドを指定するための命令バッファであっ
   て、それによりオペランドが前記命令バッファ内の第１
   の命令のターゲット・オペランドとして指定され、前記
   命令バッファ内の第２の命令のソース・オペランドとし
   て指定される命令バッファと、 前記実行ユニットの１つに対して命令を発行するための
   発行手段であって、前記命令のソース・オペランドのす
   べてが有効になるまで命令を発行しない発行手段とを含
   み、 前記第１の命令が第１の実行ユニットに対して発行され
   た後であって、しかも前記オペランドの値が使用可能に
   なる前に、前記第２の命令の前記ソース・オペランドが
   有効であると宣言するための指示手段を特徴とする、処
   理システム。
2. 【請求項２】前記指示手段が、前記第２の命令の前記ソ
   ース・オペランドが前記第１の実行ユニットに対する発
   行に有効であるかどうかと、前記第２の命令の前記ソー
   ス・オペランドが前記第１の実行ユニットとは異なる実
   行ユニットに対する発行に有効であるかどうかをさらに
   宣言することを特徴とする、請求項１に記載の処理シス
   テム。
3. 【請求項３】前記指示手段が前記命令のすべてのソース
   ・オペランドを実行ユニットに対する発行に有効である
   と宣言するまで、前記発行手段が前記実行ユニットに対
   して命令を発行しないことを特徴とする、請求項１また
   は２のいずれかに記載の処理システム。
4. 【請求項４】前記第２の命令の前記ソース・オペランド
   が、前記第１の実行ユニットとは異なる前記実行ユニッ
   トの１つに対する発行に有効であると宣言される前に、
   前記第１の実行ユニットに対する発行に有効であると宣
   言されることを特徴とする、請求項２または３に記載の
   処理システム。
5. 【請求項５】前記第１の実行ユニット内にあって、前記
   第２の命令が前記第１の実行ユニットに対して発行され
   た場合に前記第１の実行ユニット内の前記第１の命令の
   前記ターゲット・オペランドを前記第２の命令の前記ソ
   ース・オペランドに転送するためのバイパス手段を特徴
   とする、請求項１ないし４のいずれかに記載の処理シス
   テム。
6. 【請求項６】前記第１の実行ユニットと第２の実行ユニ
   ットとの間にあって、前記第２の命令が前記第２の実行
   ユニットに対して発行された場合に前記第１の実行ユニ
   ット内の前記第１の命令の前記ターゲット・オペランド
   を前記第２の命令の前記ソース・オペランドに転送する
   ためのバイパス手段を特徴とする、請求項１ないし５の
   いずれかに記載の処理システム。
7. 【請求項７】ソース・オペランドごとの少なくとも１つ
   の有効ビットであって、前記ソース・オペランドが有効
   であるかまたは無効であるかを宣言し、前記指示手段内
   に含まれる有効ビットを特徴とする、請求項１ないし６
   のいずれかに記載の処理システム。
8. 【請求項８】ソース・オペランドと実行ユニットごとの
   少なくとも１つの有効ビットであって、前記ソース・オ
   ペランドが前記実行ユニットに対する発行に有効である
   かどうかを宣言し、前記指示手段内に含まれる有効ビッ
   トを特徴とする、請求項１ないし７のいずれかに記載の
   処理システム。
9. 【請求項９】命令が前記実行ユニットに対する発行に有
   効であるかどうかを判定するために、前記命令のすべて
   のソース・オペランドの前記有効ビットのうち、前記実
   行ユニットの１つを参照する前記有効ビットのＡＮＤを
   取るための手段を特徴とする、請求項７または８に記載
   の処理システム。
10. 【請求項１０】前記命令バッファの前記命令を含み、前
    記命令のソース・オペランドの前記有効ビットを含む命
    令バッファ項目を特徴とする、請求項７ないし９に記載
    の処理システム。
11. 【請求項１１】分岐の結果を示すための条件コードであ
    って、命令の前記ソース・オペランド及び前記ターゲッ
    ト・オペランドに含まれる可能性のある条件コードを特
    徴とする、請求項１ないし１０のいずれかに記載の処理
    システム。
12. 【請求項１２】前記実行ユニットの使用中信号が設定さ
    れているときに前記命令バッファから前記実行ユニット
    の１つへの命令の発行を停止するための使用中手段を特
    徴とする、請求項１ないし１１のいずれかに記載の処理
    システム。
13. 【請求項１３】処理システム内で命令を発行するための
    方法において、 前記処理システムが、 少なくとも１つの実行ユニットと、 命令を保持し、前記命令のソース・オペランドとターゲ
    ット・オペランドを指定するための命令バッファであっ
    て、それによりオペランドが前記命令バッファ内の第１
    の命令のターゲット・オペランドとして指定され、前記
    命令バッファ内の第２の命令のソース・オペランドとし
    て指定される命令バッファと、 前記実行ユニットの１つに対して命令を発行するための
    発行手段であって、前記命令のソース・オペランドのす
    べてが有効になるまで命令を発行しない発行手段とを含
    み、 前記第１の命令が第１の実行ユニットに対して発行され
    た後であって、しかも前記オペランドの値が使用可能に
    なる前に、前記第２の命令の前記ソース・オペランドが
    有効であると宣言するステップを特徴とする方法。
14. 【請求項１４】前記第２の命令の前記ソース・オペラン
    ドが有効であると宣言する前記ステップが、 前記第２の命令の前記ソース・オペランドが前記第１の
    実行ユニットに対する発行に有効であるかどうかを宣言
    するステップと、 前記第２の命令の前記ソース・オペランドが前記第１の
    実行ユニットとは異なる実行ユニットに対する発行に有
    効であるかどうかを宣言するステップとを含むことを特
    徴とする、請求項１３に記載の方法。
15. 【請求項１５】前記第２の命令の前記ソース・オペラン
    ドが前記第１の実行ユニットに対する発行に有効である
    かどうかを宣言する前記ステップが、 前記第２の命令の前記ソース・オペランドが前記第１の
    実行ユニットとは異なる実行ユニットに対する発行に有
    効であるかどうかを宣言する前記ステップより先行する
    ことを特徴とする、請求項１４に記載の方法。
16. 【請求項１６】前記処理システムが、 ソース・オペランドごとに少なくとも１つの有効ビット
    をさらに含み、 前記第２の命令の前記ソース・オペランドが有効である
    と宣言する前記ステップが、 前記第２の命令の前記ソース・オペランドに対応する前
    記有効ビットの少なくとも１つを設定するステップを含
    むことを特徴とする、請求項１３ないし１５のいずれか
    に記載の方法。
17. 【請求項１７】命令のソース・オペランドのすべてが前
    記実行ユニットに対する発行に有効であると宣言された
    かどうかを判定するために、前記命令の前記ソース・オ
    ペランドに対応し、前記実行ユニットの１つに対応する
    すべての前記有効ビットのＡＮＤを取るステップをさら
    に含むことを特徴とする、請求項１６に記載の方法。
18. 【請求項１８】命令のソース・オペランドのすべてが実
    行ユニットに対する発行に有効であると宣言されている
    ときに前記実行ユニットに対して前記命令を発行するス
    テップをさらに含むことを特徴とする、請求項１３ない
    し１７のいずれかに記載の方法。