JPS61161735A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS61161735A JPS61161735A JP238285A JP238285A JPS61161735A JP S61161735 A JPS61161735 A JP S61161735A JP 238285 A JP238285 A JP 238285A JP 238285 A JP238285 A JP 238285A JP S61161735 A JPS61161735 A JP S61161735A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- point
- polysilicon wiring
- polysilicon
- power source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路装置に係り、特にゲート電極を
兼ねた配線肩上に不良解析の一助となる構造を持つ九半
導体集積回路装置に関する。
兼ねた配線肩上に不良解析の一助となる構造を持つ九半
導体集積回路装置に関する。
従来、半導体集積回路装置において、不良解析ｔｆる際
の一助となるマスクパターン・レイアウト構造としては
、回路上の注目したい接点に探針用の小パッドを配置す
るのが一般的である。即ち、例えばゲート電極であるポ
リシリコン層と、２０μｍ×２０μ鴨程度のアルミニウ
ム配線層とをコンタクトを介して電気的に接続すること
にエリ、この小パッドに探針ｔ−接触して内部回路の波
形観測や。
の一助となるマスクパターン・レイアウト構造としては
、回路上の注目したい接点に探針用の小パッドを配置す
るのが一般的である。即ち、例えばゲート電極であるポ
リシリコン層と、２０μｍ×２０μ鴨程度のアルミニウ
ム配線層とをコンタクトを介して電気的に接続すること
にエリ、この小パッドに探針ｔ−接触して内部回路の波
形観測や。
外部からの信号注入いわゆる外部ドライブも行われてき
た。ところが、前記の構成では、探針金当てる本数が現
！的にいってせいぜい数本程度までで、それ以上でに不
可能であった。ｆｆに外部注入の必要な箇所が複数ある
場合は困難で、新たな構造が待たれていた。
た。ところが、前記の構成では、探針金当てる本数が現
！的にいってせいぜい数本程度までで、それ以上でに不
可能であった。ｆｆに外部注入の必要な箇所が複数ある
場合は困難で、新たな構造が待たれていた。
本発明の目的は、前記欠点を解消し、外部注入と同等の
ことを伺箇所でも可能にした半導体集積回路装置ｔ−提
供することにある。
ことを伺箇所でも可能にした半導体集積回路装置ｔ−提
供することにある。
本発明の半導体集積回路装置の構［Ｈ，ゲート電極を兼
ねる第１のポリシリコン配線層上に、ドレイン（Ｖｃｃ
）電源及びソース（Ｖｓｓ）電源へ各々電気的に接続さ
れた第２及び第３のポリシリコン配線層金工いに隔離し
て配置したことを特徴とする。 − 次に本発明を図面を参照しながら詳細に説明する。
ねる第１のポリシリコン配線層上に、ドレイン（Ｖｃｃ
）電源及びソース（Ｖｓｓ）電源へ各々電気的に接続さ
れた第２及び第３のポリシリコン配線層金工いに隔離し
て配置したことを特徴とする。 − 次に本発明を図面を参照しながら詳細に説明する。
まず、従来ｆ！＠金相補型の半導体集積回路のインバー
タ回路及び２人力ＮＯＲ，回路で構成して１次に本発明
の詳細な説明していく。第１図は従来から使用されてい
るマスクパターン・レイアウト図で、第２図は第１図の
論理回路図である。これら第１図及び＠２図において、
ゲート電極を兼ねたポリシリコン配線層１１ｔ−人力と
し九インバータ回路エリ、その出力端子１２ｔ−得て、
さらに次段の２人力ＮＯＲ回路の入力ゲート電極である
ポリシリコン配線層１３に導かれている。前記出力端子
１２は、アルミニウムＶＣよる配線層で前記ポリシリコ
ン配線層１３との間に、探針接触用として２０μｍＸ２
０μ溝のアルミニウム配ｍ層による小パッド１４と前記
ポリシリコン配線層１３との電気的接続を行なう為のコ
ンタクトホール１５ｔ−／ｒして、接続されている。次
段目の２人力ＮＯＲ回路は、前記ゲート電極１３と他の
ゲート電極１６とｖｃ工り、出力端子１７１に得ている
。
タ回路及び２人力ＮＯＲ，回路で構成して１次に本発明
の詳細な説明していく。第１図は従来から使用されてい
るマスクパターン・レイアウト図で、第２図は第１図の
論理回路図である。これら第１図及び＠２図において、
ゲート電極を兼ねたポリシリコン配線層１１ｔ−人力と
し九インバータ回路エリ、その出力端子１２ｔ−得て、
さらに次段の２人力ＮＯＲ回路の入力ゲート電極である
ポリシリコン配線層１３に導かれている。前記出力端子
１２は、アルミニウムＶＣよる配線層で前記ポリシリコ
ン配線層１３との間に、探針接触用として２０μｍＸ２
０μ溝のアルミニウム配ｍ層による小パッド１４と前記
ポリシリコン配線層１３との電気的接続を行なう為のコ
ンタクトホール１５ｔ−／ｒして、接続されている。次
段目の２人力ＮＯＲ回路は、前記ゲート電極１３と他の
ゲート電極１６とｖｃ工り、出力端子１７１に得ている
。
この構成で、ラッチアップ現象の発生箇所推定の方法を
説明する。まずインバータ回路部と２人力ＮＯＲ回路部
とに別けて、これらの個々のラフチアツブ耐量を測定で
きる工うに、どちらか−万の回路部のＩｔａｔ埋動作全
動作させる方法が考えられるが、このためにはまず前記
インバータ出力端子１２と探針接触用小パッド１４との
中間位置にある点Ａｔ−レーザ光線等により切断し、次
に探針接触用小パッド１４ｖｃ探針ヲ接触ζせ、探針Ｖ
ｃｉＶｓｓ電源の電位を与えることによって、２人力Ｎ
ＯＲ回路の他方のゲート電極１６の信号レベルがいかな
る値にあっても、この回路の出力端子１７は常にＶｃｃ
電位に固定されるから５回路の論理動作は行われず、従
ってラッチアップ耐量ｔインバータ回路部と２人力ＮＯ
Ｒ回路部とにそれぞれ別々に測定することが可能となる
。
説明する。まずインバータ回路部と２人力ＮＯＲ回路部
とに別けて、これらの個々のラフチアツブ耐量を測定で
きる工うに、どちらか−万の回路部のＩｔａｔ埋動作全
動作させる方法が考えられるが、このためにはまず前記
インバータ出力端子１２と探針接触用小パッド１４との
中間位置にある点Ａｔ−レーザ光線等により切断し、次
に探針接触用小パッド１４ｖｃ探針ヲ接触ζせ、探針Ｖ
ｃｉＶｓｓ電源の電位を与えることによって、２人力Ｎ
ＯＲ回路の他方のゲート電極１６の信号レベルがいかな
る値にあっても、この回路の出力端子１７は常にＶｃｃ
電位に固定されるから５回路の論理動作は行われず、従
ってラッチアップ耐量ｔインバータ回路部と２人力ＮＯ
Ｒ回路部とにそれぞれ別々に測定することが可能となる
。
しかしながら、この方法に工れば、探針の接触が必要な
ことから現冥的にはわずか数回路にしか分離できない欠
点が生じる。
ことから現冥的にはわずか数回路にしか分離できない欠
点が生じる。
本発明の実施例では、探針接触の代用としてゲートポリ
シリ配線上にＶｃｃ電源及びＶｓｓ電源に各々接続され
た第２及び第３のポリシリコン配線層を互いに隔離して
配置することに工っで、探針接触を不要とした。このた
め、前述の回路分離の数の制限をなくすることができる
。
シリ配線上にＶｃｃ電源及びＶｓｓ電源に各々接続され
た第２及び第３のポリシリコン配線層を互いに隔離して
配置することに工っで、探針接触を不要とした。このた
め、前述の回路分離の数の制限をなくすることができる
。
第３図は本発明の実施例の半導体集積回路装置における
マスクパターン・レイアウト図である。
マスクパターン・レイアウト図である。
同図において、従来例の第１図と違う点は、探針接触用
小パッドがなくなったことと、その代りとして２人力Ｎ
ＯＲ回路のゲート電極である第１のポリシリコン配線層
２３上にソース電源に接続されたｍ３のポリシリコン配
線層２８及びドレイン電源に接続された第２のポリシリ
コン配Ｍ）ｔ１２９とが互いに隔離して配置しているこ
とである。
小パッドがなくなったことと、その代りとして２人力Ｎ
ＯＲ回路のゲート電極である第１のポリシリコン配線層
２３上にソース電源に接続されたｍ３のポリシリコン配
線層２８及びドレイン電源に接続された第２のポリシリ
コン配Ｍ）ｔ１２９とが互いに隔離して配置しているこ
とである。
本実施例の場合は、従来例と同様に点Ａの切断を必要と
するが、その後に第１のポリシリコン配線層２３とＶｓ
ｓ電源に接続された第３のポリシリコン２８とが重なり
合った点Ｂｖｃレーザ元Ｉｉｌ！を照射することに１９
、ポリシリコン配線層２３と第３のポリシリコン層２８
とが電気的に接続される。
するが、その後に第１のポリシリコン配線層２３とＶｓ
ｓ電源に接続された第３のポリシリコン２８とが重なり
合った点Ｂｖｃレーザ元Ｉｉｌ！を照射することに１９
、ポリシリコン配線層２３と第３のポリシリコン層２８
とが電気的に接続される。
従って、２人力ＮＯＲ回路の論理動作に行われない。次
に、この動作を解除するためには、前記点Ｂと、第１の
ポリシリコン配線１１２３とＶｃｃ電源に接続された第
２のポリシリコン配線層２９とが重なり合った点Ｃとの
中間点りにおける第１のポリシリコン配線層２３をレー
ザー’ｙｔ、ａにより切断し、その後前記点Ｃにレーザ
光線を照射して、前記第１のポリシリコン配線層２３と
第２のポリシリコン配線層２９とを電気的に接続する。
に、この動作を解除するためには、前記点Ｂと、第１の
ポリシリコン配線１１２３とＶｃｃ電源に接続された第
２のポリシリコン配線層２９とが重なり合った点Ｃとの
中間点りにおける第１のポリシリコン配線層２３をレー
ザー’ｙｔ、ａにより切断し、その後前記点Ｃにレーザ
光線を照射して、前記第１のポリシリコン配線層２３と
第２のポリシリコン配線層２９とを電気的に接続する。
本発明によれば１以上説明したように、第１と、第２ま
九は第３のポリシリコンとの重なり部分に特にレーザ光
線を照射することで、ゲート電極にＶｓｓ電源又はＶｃ
ｃ電源に電気的な接続を行なうことが出来、内部回路の
特定領域の回路動作を停止することによって、種々の不
良解析の一助となる等の効果が得られる。
九は第３のポリシリコンとの重なり部分に特にレーザ光
線を照射することで、ゲート電極にＶｓｓ電源又はＶｃ
ｃ電源に電気的な接続を行なうことが出来、内部回路の
特定領域の回路動作を停止することによって、種々の不
良解析の一助となる等の効果が得られる。
第１図は従来から実施されているマスクパターン・レイ
アウト図で、第２図に第１因の論理回路図、第３図は本
発明の賽施例の半導体集積回路装置ｔにｂけるマ波（タ
ーン・レイアウト図である。 内因において、 １１．１３，１６，２１，２３．２６・・・・・・第１
のポリシリコン配線層、１２．２２・・・・・・インバ
ータ回路の出力端子、１４・・・・・・探針接触用小パ
ッド、１５．２５・・・・・・コンタクト、１７．２７
・・・・・・２人力ＮＯＲ回路の出力端子、２８．２９
・・・・・・第２のポリシリコン配線層。 婢 ｌ 図 第２囚
アウト図で、第２図に第１因の論理回路図、第３図は本
発明の賽施例の半導体集積回路装置ｔにｂけるマ波（タ
ーン・レイアウト図である。 内因において、 １１．１３，１６，２１，２３．２６・・・・・・第１
のポリシリコン配線層、１２．２２・・・・・・インバ
ータ回路の出力端子、１４・・・・・・探針接触用小パ
ッド、１５．２５・・・・・・コンタクト、１７．２７
・・・・・・２人力ＮＯＲ回路の出力端子、２８．２９
・・・・・・第２のポリシリコン配線層。 婢 ｌ 図 第２囚
Claims (1)
- ゲート電極を兼ねる第１のポリシリコン配線層上に、
ドレイン電源へ電気的に接続された第２のポリシリコン
配線層とソース電源へ電気的に接続された第３のポリシ
リコン配線層とが互いに隔離されて配置されていること
を特徴とした半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP238285A JPS61161735A (ja) | 1985-01-10 | 1985-01-10 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP238285A JPS61161735A (ja) | 1985-01-10 | 1985-01-10 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61161735A true JPS61161735A (ja) | 1986-07-22 |
Family
ID=11527680
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP238285A Pending JPS61161735A (ja) | 1985-01-10 | 1985-01-10 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61161735A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02116139A (ja) * | 1988-10-26 | 1990-04-27 | Rohm Co Ltd | 集積回路のラッチアップ解析装置 |
-
1985
- 1985-01-10 JP JP238285A patent/JPS61161735A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02116139A (ja) * | 1988-10-26 | 1990-04-27 | Rohm Co Ltd | 集積回路のラッチアップ解析装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ATE216131T1 (de) | Programmierbare verbindungsarchitektur | |
| JPS61161735A (ja) | 半導体集積回路装置 | |
| JPH0974172A (ja) | 半導体装置 | |
| JPH05198672A (ja) | セル設計方法、及びそれを用いた半導体集積回路の製造方法 | |
| JPH05326717A (ja) | 半導体集積回路 | |
| KR101065598B1 (ko) | 표시 장치의 제조 방법 | |
| JPS63292647A (ja) | 半導体集積回路装置 | |
| JP2750352B2 (ja) | 標準セルのパターン構造 | |
| KR970008173A (ko) | 수율개선을 위하여 배치된 워드라인을 갖는 반도체 기억장치 | |
| JP2727799B2 (ja) | 半導体集積回路 | |
| JPH045029Y2 (ja) | ||
| JPH05144943A (ja) | 半導体集積回路装置 | |
| KR19990003791A (ko) | 액정표시패널의 탐침패드 | |
| JPH104141A (ja) | 半導体集積装置 | |
| JPH0226046A (ja) | マスター・スライス半導体集積回路装置 | |
| JPH0817820A (ja) | 半導体集積回路装置 | |
| JPH0749803Y2 (ja) | 集積回路のピン配置構造 | |
| JP3123854B2 (ja) | 半導体装置 | |
| JPH0774252A (ja) | 半導体集積回路 | |
| JPH02278748A (ja) | 電源配線方法 | |
| JPH05315451A (ja) | マスクパタン設計方法 | |
| JPH07273300A (ja) | Ｃｍｏｓ否定論理回路構造およびそのレイアウト配線方法 | |
| JPH0289339A (ja) | 半導体集積回路装置 | |
| JPH088343A (ja) | 集積回路装置の電源配線 | |
| JPS5965443A (ja) | 半導体集積回路 |