JPS61161072A

JPS61161072A - 画像処理装置

Info

Publication number: JPS61161072A
Application number: JP60001315A
Authority: JP
Inventors: Hiroaki Ishizawa; 石澤　裕昭
Original assignee: Fuji Xerox Co Ltd
Current assignee: Fujifilm Business Innovation Corp
Priority date: 1985-01-08
Filing date: 1985-01-08
Publication date: 1986-07-21
Anticipated expiration: 2009-05-25
Also published as: JPH0640661B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明はイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（
Ｃ）、ブラック（ＢＫ　）の４色を重ね合せてディジタ
ルカラー記録を行なうディジタルカラー複写装置におい
て、効率良いデータ記憶を実現するカラー画像データ記
憶方式に関する。

〔従来の技術〕

第２１図にディジタルカラー複写装置の一般的構成を示
す。

画像入力装置１は原稿読取センサ２およびＡ−Ｄ変換器
３，４．５で構成され、原稿読取センサ２では赤（几）
、緑ＣＧ）、青紫ＣＢ）の色分解フィルタを用いて３つ
の色成分に色分解した原稿の画像データを各色別に光電
変換する。この光電変換データはＡ−Ｄ変換器３．４．
５にそれぞれ入力され、Ａ−Ｄ変換されることにより、
原稿の画像データの各色ごとの明度レベルに対応する多
値明度データが各別に出力される。

これら几、Ｇ、Ｂの多値明度データは画像処理部６へ入
力され、ここで色修正、墨版計算および下色除去などが
施されることによって、イエロー（Ｙ）、マゼンタ（Ｍ
）、シアン（Ｃ）、ブラック（ＢＫ）に対応するデータ
に変換される。これらＹ、Ｍ、Ｃ，ＢＫの多値明度デー
タは各色別に各別に備えられたメモ’Ｊ　Ｍｌ’Ｍ−２
・Ｍ３およびＭ４に入力され、ここで１ペ一ジ分のデー
タがそれぞれ一時記憶される。

画像出力装置７は順次駆動されるＹ、Ｍ、Ｃ。

ＢＫの４つの画像出力モジュール７−Ｙ、７−Ｍ、７−
Ｃ１７−ＢＫから成り、メモリＭ１　、Ｍ、　１Ｍ３お
よびＭ４からそれぞれ出力される各色毎の画像データに
基づき、例えばレーザ光のオン・オフを行なうことによ
り感光ドラム上に画像を形成し、さらに４色の現像剤を
用いて１枚の用紙に４色を刷り重ねることによりカラー
のハードコピーを出力する。

ところで、上述のような構成のディジタルカラー複写装
置を用いてカラー印刷を行なう場合、一般に、文字印刷
では２値記録で１６ドツト／關以上の解像度が要求され
ることが多く、他方多階調編点印刷では７ドツト／１！
ＩＫ程度の解像度で十分なことが多い。しかしながら、
通常の原稿画像には２値記録が適している文字部分と多
階調記録が適した写真・絵部分′とが５−在することが
多く、これらの相反する画像を各画像に適した記録方式
を用い、別々に記録することで初めて高品質の記録画像
を得ることができる。

いま、上記第２１図に示したディジタルカラー複写装置
において、上述した２値画像と多脂調画像とが混在する
画像をメモＩＪＭｌ、Ｍ、　、Ｍ、およびＭ４に記憶す
る場合を考えると、各メモリＭ、。

Ｍ、、Ｍ、およびＭ４として１６ビツト以上の解像度で
多階調データを記憶できる記憶装置が必要となり、例え
ば６４階調のデータを記憶できるＡ４サイズのページメ
モリを想定した場合、１２Ｍバイト（２９７Ｘ　２１０
Ｘ１６”　Ｘ　６÷８）ものメモリが４ケも必要となっ
てしまう。

この発明はこのような実情に鑑みてなされたもので、よ
り少ないメモリ容量で２値および多階調が混在する画像
を効率良く記憶できるカラー画像データ記憶方式を提供
しようとするものである。

〔問題点を解決するための手段および作用〕この発明に
おいては、イエロー、マゼ／り、シアン、ブラックにそ
れぞれ対応する４つの画像メモリに対して第１の方法お
よび第２の方法のうちのいずれかを使用してデータ記憶
を行なう。

第１の方法とは、逓倍する複数個の多値画素明度データ
から成る画像マトリックスで１ブロックが構成されるべ
く前記イエロー、マゼンタ、シアン、ブラックに各対応
する原画像データをそれぞれ複数個のブロックに分割し
、該分割したブロックごとに２値で記録するかあるいは
多階調で記録するかを判別し、２値で記録すると判別さ
れたブロックの画像データは前記画像マトリックスを構
成する複数個の多値画素データを所定の閾値とそれぞれ
比較することにより複数個の２値データに変換し、該変
換データを１ブロックの画像データとして記憶するとと
もに、多階調で記録すると判別されたブロックの画像デ
ータに関しては前記１画像マトリックスを構成する複数
個の多値画素データの平均値を求め、所定ビットの多値
平均化データとして１ブロックの画像データを記憶する
というものである。

また、第２の方法とは、前記判別結果によって２値で記
録すると判別されたブロックの画像データは、１ブロッ
クの画像データを前記画像マトリックスより荒い基本区
画単位に分割し、前記多値画素明度データに基づき前記
分割した基本区画単位に各対応する複数個の２値データ
を導出し、該導出した複数個の２値データを１ブロック
の画像データとして記憶するとともに、号−階調で記録
すると判別されたブロックの画像データに関しては前記
１画像マトリックスを構成する複数個の多値画素データ
の平均値を求め、所定ビットの多値平均化データとして
１ブロックの画像データを記憶するというものである。

そして、この発明では、イエロー、マゼンタ、シアン、
ブラックにそれぞれ対応して設けられた４つのメモリの
うち少なくとも１つのメモリに対して前記第１の方法を
使用したデータ記憶を行なうとともに、残りのメモリに
対しては前記第２の方法を使用したデータ記憶を行なう
ようにする。

〔実施例〕

第１図にこの発明の一実施例を示す。

この実施例では、先の第２１図に示した構成の他に、画
像処理部６から各色Ｙ（イエロー）、Ｍ（マゼンタ）、
シアン（Ｃ）、ブラック（ＢＫ）別に入力される画像デ
ータを圧縮して各メモＩＪ　Ｍ、　。

Ｍ、、Ｍ３．Ｍ、に入力するデータ変換部８−Ｙ。

ｓ−Ｍ　、　ｓ−Ｃ、８−ＢＫを設けるようにした。

これらデータ変換部のうち、Ｙ、Ｍ、Ｃに対応するデー
タ変換部ｆ３−Ｙ　、　８−Ｍ、　８−Ｃのデータ圧縮
方式は同一であり、ＢＫに対応するデータ変換部８−Ｂ
Ｋのデータ圧縮方式のみが他と異なる。

これらデータ変換部の内部構成は後述する。

この場合、イメージ入力装置１の各Ａ／Ｄ変換器３，４
．５では原稿読取センサ２で読取った画像データを６ビ
ツト（６４階調）にＡ−Ｄ変換し、該６ビツトのディジ
タルデータを画像処理部６に入力するとする。画像処理
部６では、色補正などの画像処理の他に、入力された６
ビツト多値ピクセルデータを２値で記録するか多階調で
記録するかを判別する。この判別方法としては、各種の
方法が考えられるが、例えばｎ　Ｘ　ｎの画素マ）　Ｉ
Ｊフックスうちの最大値と最小値との差によって２値か
多値かを判別する方法（特開昭５８−４４８６１）など
を提げることができる。

まず、第２図乃至第４図によってデータ変換部８−ＢＫ
でのデータ圧縮方式について説明する。

第２図は同データ変換部８−ＢＫの内部構成例を示すも
のであり、ラッチ回路１０には第３図（ａ）に示す如く
３Ｘ３の画素マトリックスに対応する各６ビツトのピク
セルデータ（ブラック；ＢＫ）が９個ラッチされる。ラ
ッチ回路ｌＯから出力される全Ｍビットのピクセルデー
タＤ、−，，は平均化回路１１２よびコンパレータ１２
に入力される。

平均化回路１１では、第３図（ｂ）に示すように３×３
の画素マトリックスを１つのブロックと考え、これら９
画素のピクセルデータを平均して６ビツトの平均値デー
タＰＣ，，を出力する。他方、コンパレータ１２ではラ
ッチ回路１０から入力された各６ビツトの９画素分のピ
クセルデータを所定のスライスレベルＣとそれぞれ比較
することにより、人力された各６ビツトの１ブロック分
のピクセルデータを第３図（ｑに示す如く各１ビツトの
２値化データＰＤｔ−ｓに変換して出力する。すなわち
平均化回路１１からは６ビツトの平均化データＰＣ１−
＠カ出力され、コンパレータ１２からは９ビツトの２値
化データＰＤｔ−ｓが出力されてセレクタ１３に入力さ
れる。

セレクタ１３は、画像処理部６から入力された２値か多
階調かの判定信号ＳＬに基づき、前記データｐｃｔ−ｓ
およびＰＤ！−・のうちのいずれか一方を選択してラッ
チ回路１４に出力する。判定信号ＳＬにより２値が指定
された場合セレクタ１３はコンパレータ１２から出力さ
れるデータＰＤ１−．を選択し、また多階調が指定され
た場合は平均化回路１１から出力されるデータＰＣ１−
ｓを選択する。

ラッチ回路１４は１０ビツトで構成されており、第４図
に示す如（Ｍ８ＢビットＰ１゜で前記判定信号ＳＬをラ
ッチし、他のビットＰｉ−９でセレクタ１３から出力さ
れる平均化データＰＣ，＠または２値化データＰＤｌ−
、のいずれかをラッチする。

ラッチ回路１４でラッチされたデータＰ　１−１０はメ
モリＭ４　に入力される〇このように、このデータ圧縮方式によれば、従来９画素
分記憶するのに５４（６Ｘ９）ビット必要としていたメ
モＩＪ　Ｍ番の容量を１０ビツトに削減することができ
、これをページメモリとして考えた場合、メモリ容量の
大幅な削減（１０／　５４　）を実現することができる
。

第５図にデータ変換部８−Ｙの内部構成例を示す。なお
、前述した通り、データ変換部８−Ｍおよび８−Ｃの内
部構成も同第５図に示した構成と同一であり、これらの
説明は省略する。

第５図において、ラッチ回路銀には第６図（ａ）に示す
如く３×３の画素マトリックスに対応する各６ビツトの
ピクセルデータ（イエロー；Ｙ）が９個ラッチされる。

ラッチ回路銀から出力される全Ｍビットのピクセルデー
タＤ、−１１４は平均化回路２１および加重平均部ｎに
入力される。

平均化回路２１では、第６図（ｂ）に示すように３Ｘ３
の画素マトリックスを１つのブロックと考え。

これら９画素のピクセルデータを平均して６ビツトの平
均値データＰｃｔ−６を出力する。

加重平均部ｎは４つの演算部２２−１．２２−２゜２２
−３および２２−４で構成されている。これら演算部２
２−１．２２−２．２２−３および２２−４は、第６図
（Ｑに示す態様で分割した画素単位ＰＤ、　、ＦＤ、。

ＰＤ、および′Ｐ−Ｄ４に対応する６ビツトの明度デー
タＦＤ、’　、　ＰＤ、’　、　ＰＤ、’　、　ＰＤ、
’を算出する演算を行なう。各演算部２２−１．２２−
２．２２−３および２２−４での演算を次式に示す。

すなわち、上記ＦＤ、’　、　ＰＤ！’　、　ＰＤ、’
およびＰ　Ｄ、’はそれぞれ第６図（ａ）に示す画素マ
）　ＩＪラックス各画素が占有する面積割合に基づく加
重平均値として表わされる。

次に、コンパレータｎでは演算部’！２−１　、２２−
２．２２−３および２２−４の各演算値ＦＤ、’、ＦＤ
宜′。

ＰＤｓ’　、　ＰＤ、’およびラッチ回路銀から入力さ
れたピクセルデータＤｓｓ−ｇｏを所定のスライスレベ
ルＣとそれぞれ比較することにより第６図０に示す各１
ビツトの２値化データＦＤ、、を算出する。

すなわちコンパレータ２３−１　、Ｚ３−２　、Ｚ３−
３　。

２３−４および２３−５の各出力ＰＤ、　、　ＰＤ、　
、　ＰＤ、　。

ＰＤ、およびＦＤ、は記号〔〕を２値化処理記号とした
場合それぞれ次式で表わされる。

ｐＤ、＝　（ＰＤ、／　　）ＰＤ、：　ＣＰＤ、’　　］ＦＤ、＝　ＣｐＤ、’　　）ＰＤ４＝〔ＰＤ４！　〕ＰＤ、＝［Ｄ□−１゜〕すなわち、平均化回路２１からは６ビツトの平均化デー
タＰ　Ｃ１−ｓが出力され２、コンパレータるからは５
ビツトの２値化データＰＤｌ、が出力されてセレクタス
に入力される。

セレクタスは画像処理部６から入力された２値か多階調
かの判定信号ＳＬに基づき前記データＰｃ１−１１およ
びＰ　Ｄｔ−ｓのうちのいずれか一方を選択してラッチ
回路５に出力する。判定信号ＳＬによりｚ値が指定され
た場合、セレクタ２４はコンパレータ乙から出力される
データＰＤ１−．を選択し、また多階調が指定された場
合は平均化回路２１から出力されるデータｐｃ１−．を
選択する。

ラッチ回路５は７ビツトで構成されており、第７図に示
す如（Ｍ８ＢビットＰ、で前記判定信号ＳＬをラッチし
、他のビットＰ１−６でセレクタ冴から出力される平均
化データＰＣｔ−ｓ、２値化データＰＤ１−５のいずれ
かをラッチする。

ラッチ回路冴でラッチされたデータｐ、−，は、メモリ
Ｍ、に入力される。

このようにこの圧縮方式によれば、従来９画素分記憶す
るのに５４（６Ｘ９）ビット必要としていたメモＩＪＭ
、の容量を７ビツトに削減することができ、これをペー
ジメモリとして考えた場合、メモリ容量の大幅な削減（
７１５４）を実現することができる。

ここで、第３図に示したデータ圧縮方式（方式１）と第
６図に示したデータ圧縮方式（方式２）とを比較してみ
ると、方式１はメモリ容量が比較的大きくなるものの２
値画像を高精細データとして記憶することができる。一
方、方式２．はメモリ容量は方式１に比べて小さくする
ことができるが、２値画像データの精細度が若干力る。

すなわち、この実施例は原稿等に記載された文字は黒色
が多く、かつ色文字で高精細が要求されることは少ない
という事実をふまえ、ブラック（ＢＫ）に対応する画像
データの記憶に対し方法１を用い、イエロー（Ｙ）、マ
ゼンタ（Ｍ）およびシアン（Ｃ）と対応する画像データ
の記憶に対し、方法２を用いるようにしたものであり、
これにより実用上の精細度を落とすことなくメモリ容量
を削減することができる。実際、この実施例によれば、
従来９画素分記憶するのに：２１６（５４Ｘ４）ビット
必要としていたメモリの容量を３１（１０＋７Ｘ３）ビ
ットに削減することができ、この結果従来次に、第８図
に、メモリＭ、に前記態様で圧縮格納されたデータを用
いて２値多値混在画像を出力するための構成例を示す。

この第８図に示す構成において、メモリＭ４内にｓｇ２
図に示したラッチ回路１４からの画像データＰＩ−１０
が格納されている。第９図に、メモＩＪＭ。

の記憶内容例を模式的に示す。第９図に示すように、記
憶された画像データは二次元的に配列されており、Ｘ　
（ｘ）を主走査方向、Ｙ　（ｙ）を副走査方向とする。

この場合、Ｘ５−ａ　（Ｚ　１　）およびＹｘ−ａｃｌ
ｌ）で指定される第１ブロックは６ビツトの多値画像で
あるとし、またＸ７〜５ｚ（ｚ２）およびＸ７〜１ｚ（
ｙ２）で指定される第２ブロックは各１ビツトの３Ｘ３
のマトリックスであられされる２値画儂であるとし、以
下同様のブロックが２値画像と多値画像とが混在してＸ
−Ｙ方向に配列されている。

メモリＭ４は周波数ｆのクロックで動作する２アドレス
カウンタ（９）と画像出力モジェール７−ＢＫが６ライ
ン進む毎に更新されるｙアドレスカウンタ３１とによっ
てアドレス指定され、１０ビツトのデータＰＩ−１０を
順次制御ゲート回路諺に入力する。

第１０図は制御ゲート回路３２の内部構成例を示すもの
であり、メモリＭ４から読出されたデータＦ’ｔ−ｔ。

はラッチ回路４０でラッチされる。

次に、ＲＯＭテーブルあには第１１図に示すように６Ｘ
６の異なる閾値から成るマトリックスデータが記憶され
ており、８０Ｍテーブルおは周波数６ｆのクロックで動
作するＸアドレスカウンタ又と画像出力モジュール７−
ＢＫのライン信号に同期して動作するＹアドレスカウン
タあとによってアドレス指定される。なお、第１１図は
スクリーン角度が０度のときのマトリックス例である。

例えば、ＸアドレスカウンタＭおよびＹアドレスカウン
タあによりてｘ＝１．ｙ＝１が指定されると、ＲＯＭテ
ーブルおからは闇値「２０」が読出される。

Ｒ，０Ｍテーブルおから出力される６ビツトの闇値デー
タｆｎ１〜ｍは制御ゲート回路党内のラッチ回路４１で
ラッチされる。

次に、制御ゲート回路３２において（第１０図）、ラッ
チ切にラッチされた画像データＰｉ−１１はそれぞれ次
段においてアンドゲートに入力される。これらアンドゲ
ートの各他方の端子には信号Ｇ、〜Ｇ９がそれぞれ入力
されている。第１２図に該信号Ｇ、〜Ｇ、を発生する回
路の具体構成例を示す。

また、第１３図には、第１２図に示した６ステージリン
グカウンタのタイムチャート例を示す。かかる第１２図
に示した構成から発生される信号０１〜Ｇ１は、２値記
録（判別信号ＳＬ″Ｌ”）のときには第１表のような値
をとり、また多階調記録（８Ｌ゛Ｈ″）のときには第２
表に示すようにＧ、　−Ｇ。

＝”Ｈ″およびＧ、ｒ−Ｇ、　：Ｌ”となる。

第２表また、ラッチ回路４１にラッチされた闇値データｆｌｌ
　１−６は次段においてアンドゲートに入力され、ラッ
チ４０にラッチされていた２値か多階調かの判別信号５
Ｌ（Ｐ、。）でゲート制御される。

まず、ＸアドレスカウンタＩおよびｙアドレスカウンタ
３１によりｘ＝１　、ｙ＝１が指定され、メモｌ　Ｍ４
から第１ブロック（第９図参照）のデータすなわち６ビ
ツトの平均化データが出力された場合、このデータはラ
ッチ回路物のＰ１〜Ｐ６にラッチされる。また２値／多
値判定ビットＳＬがｐｔ。

にラッチされる。このときＰ７〜Ｐ、は”Ｌ”となって
いる。この場合、第１ブロックのデータは多値なので、
次段のアンドゲートに入力される信号Ｇ、〜Ｇ、は第２
表を示す如く０１〜Ｇ６＝″Ｈ”、Ｇ、〜Ｇ、　：　”
　Ｌ　”となり、この結果Ｐ、−Ｐ、の値が比較回路Ｉ
のＡ端子（入力される。

一方、ＲＯＭテーブルおから読出された閾値データＭＬ
　ｌ−はラッチ回路４１にラッチされる。この際、ラッ
チ回路４０のＰＩＯビットは’Ｈ”であるので、次段の
アンドゲートのアンド条件が成立し、闇値データｍ、−
６は比較回路ＩのＢ端子に入力される。比較回路ＩはＡ
）Ｈのとき”Ｈ″信号出力する。例えば、第１１図に示
す第１番目の閾値「２０」がＢ端子に入力されたときは
、Ａ端子入力が「２１」以上である場合、比較回路３６
の出力はＨ”となる。メモリＭ番のアドレスカウンタと
ＲＯＭテーブルあのアドレスカウンタとの動作速度比は
主走査、副走査方向とも１対６に設定されており、この
ため、第９図に示す第１ブロックのデータと第１１図に
示した６×６の閾値が全て比較されることにより、画像
出力モジュール７−ＢＫにおいて第１４図に示すように
階調レベル「１」〜「６４」の６４階調のうちのひとつ
の階調を再現することができる。

次に、Ｘアドレスカウンタ加およびｙアドレスカウンタ
３１により−Ｔ＝２．３１＝１が指定され、メモリＭ４
から第２ブロック（第９図参照）のデータすなわち９ビ
ツトの２値化データが出力された場合、このデータはラ
ッチ回路物のＰ８〜Ｐ、にラッチされる。また、ＰＩＯ
には″′Ｌ″レベルの判定ビットＳＬがラッチされる。

この場合、ｐｔｏの出力は′Ｌ″であるのでラッチ回路
４１の次段のアンドゲートのアンド条件は成立せず、こ
のため、比較回路あのＢ端子は「０」固定される。一方
、ラッチ回路４００次段のアンドゲートには、信号Ｇ、
〜Ｇ９が第１表に示した態様で人力される。例えばＹ＝
１、Ｘ＝７．８のときには、信号Ｇ、のみが’Ｈ”とな
り、この結果比較回路あの入端子にはＰＩＯ値が入力さ
れる。Ｂ端子は「０」固定であるので、Ｐ、＝　ｒＯＪ
　７あるならば比較回路あから′Ｌ″が出力され、また
Ｐ１＝「１」であるならば比較回路３６から６Ｈ”が出
力される。すなわち、この場合比較回路あからはＰｌの
値がそのままの形で出力される。以下、同様にＹ＝１で
Ｘ＝９．１０のときにはＰ２の値、ｙ＝ｉでＸ＝１１，
１２のときにはＰ、の値、Ｙ＝３でＸ＝７．８のときに
はＰ４の値・・・・・・が比較回路あから出力される。

例えば９ビツトの２値化データの値が第１５固在部に示
すようなものであるとした場合、画像出力モジュール７
−ＢＫによって記録される画像は第１５固在部に示すよ
うなものとなる。

次に、第１６図に、メモＩＪＭ、に前記態様で圧縮記憶
されたデータを出力させるための構成例を示す。なお、
メモ’Ｊ　Ｍｚ　−Ｍｓからデータを出力させるための
構成も同第１６図に示したものと同一である。この第１
６図において、先の第８図に示した構成要素と同様の機
能を果たすものについては同一符号を付し、重複する説
明は省略する。

すなわち、同８ｇ１６図に示す構成においては先の第８
図に示したものと制御ゲート回路３７の内部構成のみが
異なる。勿論、この他各色ごとにスクリーン角度を異な
らせる場合はＲＯＭテーブル関内に記憶された閾値マト
リックスの内容も異なってくる。

第１７図にメモリＭ、の記憶内容例を模式的に示す。こ
の場合も先の第９図に示したものと同様、Ｘ１〜ｇ（３
：１）およびＹｔ−ｓ　（ｙ　１　）で指定される第１
ブロックは６ビツトの多値画像であるとし、また、Ｘ７
−ｔ２（”２）およびＹｔ−１！　（’／　２　）　テ
指定される第２ブロックは各１ビツトの図示のようなマ
トリックスであられされる２値画像であるとし、以下同
様のブロックが２値画像と多値画像とが混在してＸ−Ｙ
方向に配列されている。

次に、第１８図は制御ゲート回路３７の内部構成例を示
すものであり、メモＩＭ、から読出されたデータＰ１−
７はラッチ回路４２でラッチされるとともに、８０Ｍテ
ーブルおから出力される６ビツトの闇値データｍ！−６
はラッチ回路４３でランチされる。

この制御ゲート回路冴において、ラッチ４２にラッチさ
れた画像データＰ１−６はそれぞれ次段においてアンド
ゲートに入力される、これらアンドゲートの各他方の端
子には信号Ｇ、〜Ｇ、およびラッチＰ７の出力がそれぞ
れ入力されている。第１９図に該信号０１〜Ｇ、を発生
する回路の具体構成例を示す。かかる第１９図に示した
構成から発生される信号Ｇ、〜Ｇ、は、２値記録（判別
信号ＳＬ”Ｌ”）のときには第３表のような籠をとり、
また多値記録（８Ｌ″Ｈ″）のときには第４表に示すよ
うな第３表第４表また、ラッチ回路４３にラッチされた閾値データｆｆｌ
　１−６は次段においてアンドゲートに入力され、ラッ
チ４２にラッチされていた２値か多値かの判別信号５Ｌ
（Ｐ７）でゲート制御される。

かかる８１６図乃至第１９図に示す構成において、メモ
ＩＪＭｌから第１ブロックのデータ（第１７図参照）が
出力された際の動作は、先の第８図に示した構成とほぼ
同様であり、該第１ブロックのデータとＲ１０Ｍテーブ
ルあに記憶された例えば６Ｘ６の閾値が全て比較される
ことにより、画像出力モジェール７−Ｙにおいて先の第
１４図に示したような階調レベル「１」〜「６４」の６
４階調のうちのひとつの階調を再現することができる。

次に、メモリＭ１から第２のブロックのデータ（第１７
図参照）すなわち５ビツトの２値化データが出力された
動作例を説明する。Ｘアドレスカウンタ（９）およびｙ
アドレスカウンタ３１によりｘ　＝　２、ｙ＝１が指定
されることによって読出された第２ブロックのデータは
制御ゲート回路３２のラッチ回路４２にラッチされる。

また、Ｐ、には１Ｌ″レベルの判定ビットＳＬがラッチ
される。この場合、Ｐ？の出力は′Ｌ″であるのでラッ
チ回路４３０次段のアンドゲートのアンド条件は成立せ
ず、このため比較回路あのＢ端子は「０」固定される。

一方、ラッチ回路間の次段のアンドゲートには信号Ｇ１
〜ＧｓＩＪ′−第３表に示した態様で入力される。例え
ば、Ｙ＝１、Ｘ＝７．８．９のときには信号Ｇ１のみが
′Ｈ”となり、この結果比較回路あの入端子にはＰ８の
値が人力される。比較回路ＩのＢ端子はｒＯＪ固定であ
るので、Ｐ、＝ｒＯＪであるならば比較回路あから”Ｌ
”が出力され、またＰ、＝ｒｌＪであるならば比較回路
あから”Ｈ″が出力される。すなわち、比較回路Ｉから
はＰｌの値がそのままの形で出力される。以下、同様に
Ｙ＝１でｘ＝ｉｏ、ｔｌ。

１２のときにはＰ、の値、Ｙ＝２でＸ＝７．８．９のと
きにはＰ、の値、・・・・・・・・・、Ｙ＝３でＸ＝９
．１０のときにはＰ、の値、・・・・・・、が比較回路
あから出力される。そして例えば、５ビツトの２値化デ
ータの値が第冗図左部に示すようなものであるとした場
合、画像出力モジュール７−Ｙによって出力される記録
画像は第９固有部に示すようなものとなる。

このように、第８図および第１６図に示した構成によれ
ば、２値／多階調データが混在する画像データを各色別
に記憶しているメモリＭ１１Ｍ！。

Ｍ、、Ｍ、からラスタースキャン型のレーザビームプリ
ンタなどで構成される画像出力装置７の各モジエール７
−Ｙ　、　７−Ｍ、　７−Ｃ、７−ＢＫへのデータ転送
が能率良く行なわれ、階調をつけるべき絵・写真部分と
２値で記録すべき文字部分とが混在する画像を自動的に
読取・再生する好適なシステムを実現することができる
。

なお、本発明は上述した実施例に適宜変更を加え得るも
のであり、例えば１ブロックに対応するマトリックスサ
イズ、読取画素データのビット数、多値平均データのビ
ット数、閾値マトリックスによる階調数などは勿論任意
である。

また、上述した実施例では、第２図乃至＠４図を用いて
説明した第１の方法をブラック（ＢＫ）に割当て、第５
図乃至第７図を用いて説明した第２の方法をイエロー（
Ｙ）、マゼンタＣＭ）およびシアン（Ｃ）に割当てるよ
うにしたが、画像処理システムのなかには黒以外の特定
色で文字が記録されるシステムもあり、上記各色に対す
る第１および第２の方法の割当て態様は上述した実施例
に限らず任意である。例えば、ブラック（ＢＫ）とイエ
ロー（Ｙ）に第１の方法を割当て、残りの色に第２の方
法を割当てるようにしてもよい。

ところで、上記実施例による構成でカラー画像を出力さ
せてみた結果、文字部分および絵・写真部分とも従来技
術との画像品質の実用上の差は極めて少ないことが確か
められた。

〔発明の効果〕

以上説明したように、この発明によれば、実用上の画像
品質をそれ程落とすことなく、２値／多値階調データが
混在するカラー画像を記憶するメモリの容量を大幅に削
減することができ、２値／多階調が混在するカラー画像
処理システムに適用して極めて有用である。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロック図、第２図
はデータ変換部５−ＢＫの内部構成例を示すブロック図
、第３図はデータ変換部８−ＢＫでのデータ変換例を説
明するための説明図、第４図は第２図に示した構成のラ
ッチ回路１４のデータ記憶フォーマット例を示す図、＠
５図はデータ変換部８−Ｙの内部構成例を示すブロック
図、第６図はデータ変換部８−Ｙでのデータ賀換例を説
明するための説明図、第７図は第５図に示した構成のラ
ッチ回路５のデータ記憶フォーマット例を示す図、第８
図はメモＩＩＭ４に記憶された画像データを画像出力モ
ジュールで出力させるための構成例を示すブロック図、
第９図はメモ’Ｊ　Ｍ４に記憶された画像データの記憶
態様例を示す概念図、Ｗ、１０図は第８図に示した制御
ゲート回路の内部構成例を示す論理回路図、第１１図は
第８図のＲＯＭテーブルに記憶される閾値マトリックス
の一例を示す図、第１２図は第１０図に示した回路に入
力される信号０１〜Ｇ、を発生する回路例を示す論理回
路図、第１３図は第１２図に示した６ステージカウンタ
から出力される信号を示すタイムチャート、第１４図は
階調記録の際の記録態様例を示す図、第１５図は画像比
カモシーールアーＢＫにおいて２値記録が行なわれる場
合の記録態様例を示す図、第１６図はメモＩＭ、に記憶
された画像データを画像出力モジュールで出力させるた
めの構成例を示すブロック図、第１７図はメモリＭ、に
記憶された画像データの記憶態様例を示す概念図、第１
８図は第１６図に示した制御ゲート回路の内部構成例を
示す論理回路図、第１９図は第１８図に示した回路に入
力される信号Ｇ、〜Ｇ、を発生する回路例を示す論理回
路図、第加図は画像出力モジュール７−Ｙにおいて２値
記録が行なわれる場合の記録態様例を示す図、第２１図
はディジタルカラー複写装置の一般的構成を示すブロッ
ク図である。１・・・画像入力装置、２・・・原稿読取センサ、３゜
４．５・・・Ａ／Ｄ変換器、６・・・画像処理部、７・
・・画像出力装置、８・・・データ変換部、１０　、１
４　、２０　、２５・・・ラッチ回路、１１　、２１・
・・平均化回路、１２　、２３・・・コンパレータ、１
３，２４・・・セレクタ、η・・・加重平均演算部、Ｉ
・・・Ｘアドレスカウンタ、３１・・・ｙアドレスカウ
ンタ、３２　、３７・・・制御ゲート回路、お・・・Ｒ
ＯＭテーブル、諷・・・Ｘアドレスカウンタ、あ・・・
ｙアドレスカウンタ、％・・・比較器、Ｍ、　、Ｍ、　
、Ｍ、　、Ｍ。・・・画像メモリ。第３図第４図；ＰＣ，６゜ｐｏ＋ｇ　　　　　　　　　　　　　　＋＝第６図ＰＣＩ−５ｉＬｐｃ、−６□ 第８図第９図Ｉ第１２図第１１図　　　　　第１３図ＮＷＭ　Ｉ　　　　　　Ｐｉ’Ｅｔｍ　２　　　　　　
　Ｆｌｔｌｌ　６４ｒ：ｉ！Ｊ：黒第１５図囚：黒第１６図第１７図第１９図

Claims

【特許請求の範囲】イエロー、マゼンタ、シアンおよびブラックの４色にそ
れぞれ対応する多値画素明度データを各別のメモリに記
憶するカラー画像データ記憶方式において、近接する複数個の多値画素明度データから成る画像マト
リックスで１ブロックが構成されるべく前記各色に対応
する原画像データをそれぞれ複数個のブロックに分割し
、該分割したブロックごとに２値で記録するかあるいは
多階調で記録するかを判別し、前記各色に対応するメモリのうち少なくとも１つのメモ
リに対しては、２値で記録すると判別されたブロックの
画像データは前記画像マトリックスを構成する複数個の
多値画素データを所定の閾値とそれぞれ比較することに
より複数個の２値データに変換し該変換データを１ブロ
ックの画像データとして記憶するとともに、多階調で記
録すると判別されたブロックの画像データに関しては、
前記１画像マトリックスを構成する複数個の多値画素デ
ータの平均値を求め、所定ビットの多値平均化データと
して１ブロックの画像データを記憶する第１の方法を使
用したデータ記憶を行ない、前記選択されたメモリ以外
のメモリに対しては、２値で記録すると判別されたブロ
ックの画像データは、１ブロックの画像データを前記画
像マトリックスより荒い基本区画単位に分割し、前記多
値画素明度データに基づき前記分割した基本区画単位に
各対応する複数個の２値データを導出し、該導出した複
数個の２値データを１ブロックの画像データとして記憶
するとともに、多階調で記録すると判別されたブロック
の画像データに関しては前記１画像マトリックスを構成
する複数個の多値画素データの平均値を求め、所定ビッ
トの多値平均化データとして１ブロックの画像データを
記憶する第２の方法を使用したデータ記憶を行なうよう
にしたことを特徴とするカラー画像データ記憶方式。