JPH0640661B2

JPH0640661B2 - 画像処理装置

Info

Publication number: JPH0640661B2
Application number: JP60001315A
Authority: JP
Inventors: 裕昭石澤
Original assignee: Fuji Xerox Co Ltd
Current assignee: Fujifilm Business Innovation Corp
Priority date: 1985-01-08
Filing date: 1985-01-08
Publication date: 1994-05-25
Anticipated expiration: 2009-05-25
Also published as: JPS61161072A

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は効率良いデータ記憶を実現する画像処理装置
に関する。

〔従来の技術〕

第21図にディジタルカラー複写装置の一般的構成を示
す。

画像入力装置１は原稿読取センサ２およびＡ−Ｄ変換器
３，４，５で構成され、原稿読取センサ２では赤
（Ｒ）、緑（Ｇ）、青紫（Ｂ）の色分解フィルタを用い
て３つの色成分に色分解した原稿の画像データを各色別
に光電変換する。この光電変換データはＡ−Ｄ変換器
３，４，５にそれぞれ入力され、Ａ−Ｄ変換されること
により、原稿の画像データの各色ごとの明度レベルに対
応する多値明度データが各別に出力される。

これらＲ，Ｇ，Ｂの多値明度データは画像処理部６へ入
力され、ここで色修正、墨版計算および下色除去などが
施されることによって、イエロー（Ｙ）、マゼンタ
（Ｍ）、シアン（Ｃ）、ブラック（ＢＫ）に対応するデ
ータに変換される。これらＹ，Ｍ，Ｃ，ＢＫの多値明度
データは各色別に各別に備えられたメモリＭ₁・Ｍ₂・Ｍ
₃およびＭ₄に入力され、ここで１ページ分のデータがそ
れぞれ一時記憶される。

画像出力装置７は順次駆動されるＹ，Ｍ，Ｃ，ＢＫの４
つの画像出力モジュール７−Ｙ、７−Ｍ、７−Ｃ、７−
ＢＫから成り、メモリＭ₁，Ｍ₂，Ｍ₃およびＭ₄からそれ
ぞれ出力される各色毎の画像データに基づき、例えばレ
ーザ光のオン・オフを行なうことにより感光ドラム上に
画像を形成し、さらに４色の現像剤を用いて１枚の用紙
に４色を刷り重ねることによりカラーのハードコピーを
出力する。

ところで、上述のような構成のディジタルカラー複写装
置を用いてカラー印刷を行なう場合、一般に、文字印刷
では２値記録で16ドット／mm以上の解像度が要求される
ことが多く、他方多階調網点印刷では７ビット／mm程度
の解像度で十分なことが多い。しかしながら、通常の原
稿画像には２値記録が適している文字部分と多階調記録
が適した写真・絵部分とが混在することが多く、これら
の相反する画像を各画像に適した記録方式を用い、別々
に記録することで初めて高品質の記録画像を得ることが
できる。

いま、上記第21図に示したディジタルカラー複写装置に
おいて、上述した２値画像と多階調画像とが混在する画
像をメモリＭ₁，Ｍ₂，Ｍ₃およびＭ₄に記憶する場合を考
えると、各メモリＭ₁，Ｍ₂，Ｍ₃およびＭ₄として16ビッ
ト以上の解像度で多階調データを記憶できる記憶装置が
必要となり、例えば64階調のデータを記憶できるＡ４サ
イズのページメモリを想定した場合、12Ｍバイト（297
×210×16²×６÷８）ものメモリが４ケも必要となって
しまう。

この発明はこのような実情に鑑みてなされたもので、よ
り少ないメモリ容量で２値および多階調が混在する画像
を効率良く記憶できる画像処理装置を提供しようとする
ものである。

〔問題点を解決するための手段および作用〕

この発明では、近接する複数個の多値画像データから成
る画像マトリックスで１ブロックが構成されるべく原画
像データを複数個のブロックに分割し、該ブロック毎に
２値で記録すべき画像か或いは多階調で記録すべき画像
かを識別する識別手段と、ブロック内の各多値画像デー
タを所定の閾値により２値データに変換する２値データ
変換手段と、ブロック内の多値画像データに基づいて該
ブロックを代表する階調データを算出する代表データ算
出手段と、ブロック単位にデータを記憶する記憶手段
と、前記２値データ変換手段による２値データと代表デ
ータ算出手段による階調データとを当該ブロックの識別
情報に基づいて選択し、該識別情報とともに当該ブロッ
クのデータとして前記記憶手段に書き込む書き込み手段
と、注目画素の属するブロックのデータを前記記憶手段
から読み出す読み出し手段と、読み出されたブロックの
データの識別信号が２値である場合は当該ブロックの２
値データから前記注目画素に対応する２値データを出力
し、識別信号が多階調である場合は当該ブロックの階調
データと前記注目画素のブロック内における位置とに基
づいて決定される２値データを出力する出力手段とを具
えたことを特徴とする。

〔実施例〕

第１図にこの発明の一実施例を示す。

この実施例では、先の第21図に示した構成の他に、画像
処理部６から各色Ｙ（イエロー）、Ｍ（マゼンタ）、シ
アン（Ｃ）、ブラック（ＢＫ）別に入力される画像デー
タを圧縮して各メモリＭ₁，Ｍ₂，Ｍ₃，Ｍ₄に入力するデ
ータ変換部８−Ｙ，８−Ｍ，８−Ｃ，８−ＢＫを設ける
ようにした。これらデータ変換部のうち、Ｙ，Ｍ，Ｃに
対応するデータ変換部８−Ｙ，８−Ｍ，８−Ｃのデータ
圧縮方式は同一であり、ＢＫに対応するデータ変換部８
−ＢＫのデータ圧縮方式のみが他と異なる。これらデー
タ変換部の内部構成は後述する。

この場合、イメージ入力装置１の各Ａ／Ｄ変換器３，
４，５では原稿読取センサ２で読取った画像データを６
ビット（64階調）にＡ−Ｄ変換し、該６ビットのディジ
タルデータを画像処理部６に入力するとする。画像処理
部６では、色補正などの画像処理の他に、入力された６
ビット多値ピクセルデータを２値で記録するか多階調で
記録するかを判別する。この判別方法としては、各種の
方法が考えられるが、例えばｎ×ｎの画素マトリックス
のうちの最大値と最小値との差によって２値か多値かを
判別する方法（特開昭58-44861）などを提げることがで
きる。

まず、第２図乃至第４図によってデータ変換部８−ＢＫ
でのデータ圧縮方式について説明する。第２図は同デー
タ変換部８−ＢＫの内部構成例を示すものであり、ラッ
チ回路10には第３図(a)に示す如く３×３の画素マトリ
ックスに対応する各６ビットのピクセルデータ（ブラッ
ク；ＢＫ）が９個ラッチされる。ラッチ回路10から出力
される全54ビットのピクセルデータＤ_1-54は平均化回路
11およびコンパレータ12に入力される。

平均化回路11では、第３図(b)に示すように３×３の画
素マトリックスを１つのブロックと考え、これら９画素
のピクセルデータを平均して６ビットの平均値データＰ
Ｃ_1-6を出力する。他方、コンパレータ12ではラッチ回
路10から入力された各６ビットの９画素分のピクセルデ
ータを所定のスライスレベルＣとそれぞれ比較すること
により、入力された各６ビットの１ブロック分のピクセ
ルデータを第３図(C)に示す如く各１ビットの２値化デ
ータＰＤ_1-9に変換して出力する。すなわち平均化回路1
1からは６ビットの平均化データＰＣ_1-6が出力され、コ
ンパレータ12からは９ビットの２値化データＰＤ_1-9が
出力されてセレクタ13に入力される。

セレクタ13は、画像処理部６から入力された２値か多階
調かの判定信号ＳＬに基づき、前記データＰＣ_1-6およ
びＰＤ_1-9のうちのいずれか一方を選択してラッチ回路1
4に出力する。判定信号ＳＬにより２値が指定された場
合セレクタ13はコンパレータ12から出力されるデータＰ
Ｄ_1-9を選択し、また多階調が指定された場合は平均化
回路11から出力されるデータＰＣ_1-6を選択する。

ラッチ回路14は10ビットで構成されており、第４図に示
す如くＭＳＢビットＰ₁₀で前記判定信号ＳＬをラッチ
し、他のビットＰ_1-9でセレクタ13から出力される平均
化データＰＣ_1-6または２値化データＰＤ_1-9のいずれか
をラッチする。

ラッチ回路14でラッチされたデータＰ_1-10はメモリＭ₄
に入力される。

このように、このデータ圧縮方式によれば、従来９画素
分記憶するのに54（６×９）ビット必要としていたメモ
リＭ₄の容量を10ビットに削減することができ、これを
ページメモリとして考えた場合、メモリ容量の大幅な削
減（10/54）を実現することができる。

第５図にデータ変換部８−Ｙの内部構成例を示す。な
お、前述した通り、データ変換部８−Ｍおよび８−Ｃの
内部構成も同第５図に示した構成と同一であり、これら
の説明は省略する。

第５図において、ラッチ回路20には第６図(a)に示す如
く３×３の画素マトリックスに対応する各６ビットのピ
クセルデータ（イエロー；Ｙ）が９個ラッチされる。ラ
ッチ回路20から出力される全54ビットのピクセルデータ
Ｄ_1-54は平均化回路21および加重平均部22に入力され
る。

平均化回路21では、第６図(b)に示すように３×３の画
素マトリックスを１つのブロックと考え、これら９画素
のピクセルデータを平均して６ビットの平均値データＰ
Ｃ_1-6を出力する。

加重平均部22は４つの演算部22−１，22−２，22−３お
よび22−４で構成されている。これら演算部22−１，22
−２，22−３および22−４は、第６図(C)に示す態様で
分割した画素単位ＰＤ₁，ＰＤ₂，ＰＤ₃およびＰＤ₄に対
応する６ビットの明度データＰＤ₁′，ＰＤ₂′，Ｐ
Ｄ₃′，ＰＤ₄′を算出する演算を行なう。各演算部22−
１，22−２，22−３および22−４での演算を次式に示
す。

すなわち、上記ＰＤ₁′，ＰＤ₂′，ＰＤ₃′およびＰ
Ｄ₄′はそれぞれ第６図(a)に示す画素マトリックスの各
画素が占有する面積割合に基づく加重平均値として表わ
される。

次に、コンパレータ23では演算部22−１，22−２，22−
３および22−４の各演算値ＰＤ₁′，ＰＤ₂′，Ｐ
Ｄ₃′，ＰＤ₄′およびラッチ回路20から入力されたピク
セルデータＤ_25-30を所定のスライスレベルＣとそれぞ
れ比較することにより第６図(C)に示す各１ビットの２
値化データＰＤ_1-5を算出する。すなわちコンパレータ2
3−１，23−２，23−３，23−４および23−５の各出力
ＰＤ₁，ＰＤ₂，ＰＤ₃，ＰＤ₄およびＰＤ₅は記号〔〕
を２値化処理記号とした場合それぞれ次式で表わされ
る。

すなわち、平均化回路21からは６ビットの平均化データ
ＰＣ_1-6が出力され、コンパレータ23からは５ビットの
２値化データＰＤ_1-5が出力されてセクレタ24に入力さ
れる。

セレクタ24は画像処理部６から入力された２値か多階調
かの判定信号ＳＬに基づき前記データＰＣ_1-6およびＰ
Ｄ_1-5のうちのいずれか一方を選択してラッチ回路25に
出力する。判定信号ＳＬにより２値が指定された場合、
セレクタ24はコンパレータ23から出力されるデータＰＤ
_1-5を選択し、また多階調が指定された場合は平均化回
路21から出力されるデータＰＣ_1-6を選択する。

ラッチ回路25は７ビットで構成されており、第７図に示
す如くＭＳＢビットＰ₇で前記判定信号ＳＬをラッチ
し、他のビットＰＣ_1-6でセレクタ24から出力される平
均化データＰＣ_1-6、２値化データＰＤ_1-5のいずれかを
ラッチする。

ラッチ回路24でラッチされたデータＰ_1-7は、メモリＭ₁
に入力される。

このようにこの圧縮方式によれば、従来９画素分記憶す
るのに54（６×９）ビット必要としていたメモリＭ₁の
容量を７ビットに削減することができ、これをページメ
モリとして考えた場合、メモリ容量の大幅な削減（７／
54）を実現することができる。

ここで、第３図に示したデータ圧縮方式（方式１）と第
６図に示したデータ圧縮方式（方式２）とを比較してみ
ると、方式１はメモリ容量が比較的大きくなるものの２
値画像を高精細データとして記憶することができる。一
方、方式２．はメモリ容量は方式１に比べて小さくする
ことができるが、２値画像データの精細度が若干劣る。

すなわち、この実施例は原稿等に記載された文字は黒色
が多く、かつ色文字で高精細が要求されることは少ない
という事実をふまえ、ブラック（ＢＫ）に対応する画像
データの記憶に対し方法１を用い、イエロー（Ｙ）、マ
ゼンタ（Ｍ）およびシアン（Ｃ）と対応する画像データ
の記憶に対し、方法２を用いるようにしたものであり、
これにより実用上の精細度を落とすことなくメモリ容量
を削減することができる。実際、この実施例によれば、
従来９画素分記憶するのに216（54×４）ビット必要と
していたメモリの容量を31（10＋７×３）ビットに削減
することができ、この結果従来技術とのメモリ容量の比
はとなる。

次に、第８図に、メモリＭ₄に前記態様で圧縮格納され
たデータを用いて２値多値混在画像を出力するための構
成例を示す。

この第８図に示す構成において、メモリＭ₄内に第２図
に示したラッチ回路14からの画像データＰ_1-10が格納さ
れている。第９図に、メモリＭ₄の記憶内容例を模式的
に示す。第９図に示すように、記憶された画像データは
二次元的に配列されており、Ｘ(x)を主走査方向、Ｙ(y)
を副走査方向とする。この場合、Ｘ_1-6（ｘ１）および
Ｙ_1-6（ｙ１）で指定される第１ブロックは６ビットの
多値画像であるとし、またＸ₇〜₁₂（ｘ２）およびＹ₇〜
₁₂（ｙ２）で指定される第２ブロックは各１ビットの３
×３のマトリックスであらわされる２値画像であると
し、以下同様のブロックが２値画像と多値画像とが混在
してＸ−Ｙ方向に配列されている。

メモリＭ₄は周波数のクロックで動作するｘアドレス
カウンタ30と画像出力モジュール７−ＢＫが６ライン進
む毎に更新されるｙアドレスカウンタ31とによってアド
レス指定され、10ビットのデータＰ_1-10を順次制御ゲー
ト回路32に入力する。第10図は制御ゲート回路32の内部
構成例を示すものであり、メモリＭ₄から読出されたデ
ータＰ_1-10はラッチ回路40でラッチされる。

次に、ＲＯＭテーブル33には第11に示すように６×６の
異なる閾値から成るマトリックスデータが記憶されてお
り、ＲＯＭテーブル33は周波数６のクロックで動作す
るＸアドレスカウンタ34と画像出力モジュール７−ＢＫ
のライン信号に同期して動作するＹアドレスカウンタ３
５とによってアドレス指定される。なお、第11図はスク
リーン角度が０度のときのマトリックス例である。例え
ば、Ｘアドレスカウンタ34およびＹアドレスカウンタ35
によってＸ＝１，Ｙ＝１が指定されると、ＲＯＭテーブ
ル33からは閾値「２０」が読出される。ＲＯＭテーブル
33から出力される６ビットの閾値データｍ_1〜6は制御ゲ
ート回路32内のラッチ回路41でラッチされる。

次に、制御ゲート回路32において（第10図）、ラッチ40
にラッチされた画像データＰ_1-9はそれぞれ次段におい
てアンドゲートに入力される。これらアンドゲートの各
他方の端子には信号Ｇ₁〜Ｇ₉がそれぞれ入力されてい
る。第12図に該信号Ｇ₁〜Ｇ₉を発生する回路の具体構成
例を示す。また、第13図には、第12図に示した６ステー
ジリングカウンタのタイムチャート例を示す。かかる第
12図に示した構成から発生される信号Ｇ₁〜Ｇ₉は、２値
記録（判別信号ＳＬ“Ｌ”）のときには第１表のような
値をとり、また多階調記録（ＳＬ“Ｈ”）のときには第
２表に示すようにＧ₁〜Ｇ₆＝“Ｈ”およびＧ₇〜Ｇ₉＝
“Ｌ”となる。

また、ラッチ回路41にラッチされた閾値データｍ_1-6は
次段においてアンドゲートに入力され、ラッチ40にラッ
チされていた２値か多階調かの判別信号ＳＬ（Ｐ_１０）
でゲート制御される。

まず、ｘアドレスカウンタ30およびｙアドレスカウンタ
31によりｘ＝１，ｙ＝１が指定され、メモリＭ₄から第
１ブロック（第９図参照）のデータすなわち６ビットの
平均化データが出力された場合、このデータはラッチ回
路40のＰ₁〜Ｐ₆にラッチされる。また２値／多値判定ビ
ットＳＬがＰ₁₀にラッチされる。このときＰ₇〜Ｐ₉は
“Ｌ”となっている。この場合、第１ブロックのデータ
は多値なので、次段のアンドゲートに入力される信号Ｇ
₁〜Ｇ₉は第２表を示す如くＧ₁〜Ｇ₆＝“Ｈ”，Ｇ₇〜Ｇ₉
＝“Ｌ”となり、この結果Ｐ₁〜Ｐ₆の値が比較回路36の
Ａ端子に入力される。

一方、ＲＯＭテーブル33から読出された閾値データｍ
_1-6はラッチ回路41にラッチされる。この際、ラッチ回
路40のＰ₁₀ビットは“Ｈ”であるので、次段のアンドゲ
ートのアンド条件が成立し、閾値データｍ_1-6は比較回
路36のＢ端子に入力される。比較回路36はＡ＞Ｂのとき
“Ｈ”信号を出力する。例えば、第11図に示す第１番目
の閾値「20」がＢ端子に入力されたときは、Ａ端子入力
が「21」以上である場合、比較回路36の出力は“Ｈ”と
なる。メモリＭ₄のアドレスカウンタとＲＯＭテーブル3
3のアドレスカウンタとの動作速度比は主走査、副走査
方向との１対６に設定されており、このため、第９図に
示す第１ブロックのデーダと第11図に示した６×６の閾
値が全て比較されることにより、画像出力モジュール７
−ＢＫにおいて第14図に示すように階調レベル「１」〜
「64」の64階調のうちのひとつの階調を再現することが
できる。

次に、ｘアドレスカウンタ30およびｙアドレスカウンタ
31によりｘ＝２，ｙ＝１が指定され、メモリＭ₄から第
２ブロック（第９図参照）のデータすなわち９ビットの
２値化データが出力された場合、このデータはラッチ回
路40のＰ₁〜Ｐ₉にラッチされる。またＰ₁₀には“Ｌ”レ
ベルの判定ビットＳＬがラッチされる。。この場合、Ｐ
₁₀の出力は“Ｌ”であるのでラッチ回路41の次段のアン
ドゲートのアンド条件は成立せず、このため、比較回路
36のＢ端子は「０」固定される。一方、ラッチ回路40の
次段のアンドゲートには、信号Ｇ₁〜Ｇ₉が第１表に示し
た態様で入力される。例えば、Ｙ＝１，Ｘ＝７，８のと
きには、信号Ｇ₁のみが“Ｈ”となり、この結果比較回
路36のＡ端子にはＰ₁の値が入力される。Ｂ端子は
「０」固定であるので、Ｐ₁＝「０」であるならば比較
回路36から“Ｈ”が出力され、またＰ₁＝「１」である
ならば比較回路36から“Ｈ”が出力される。すなわち、
この場合比較回路36からはＰ₁の値がそのままの形で出
力される。以下、同様にＹ＝１でＸ＝９，10のときに
は、Ｐ₂の値、Ｙ＝１でＸ＝11,12のときにはＰ₃の値、
Ｙ＝３でＸ＝７，８のときにはＰ₄の値……が比較回路3
6から出力される。例えば９ビットの２値化データの値
が第15図左部に示すようなものであるとした場合、画像
出力モジュール７−ＢＫによって記録される画像は第15
図右部に示すようなものとなる。

次に、第16図に、メモリＭ₁に前記態様で圧縮記憶され
たデータを出力させるための構成例を示す。なお、メモ
リＭ₂，Ｍ₃からデータを出力させるための構成も同第16
図に示したものと同一である。この第16図において、先
の第８図に示した構成要素と同様の機能を果たすものに
ついては同一符号を付し、重複する説明は省略する。

すなわち、同第16図に示す構成においては先の第８図に
示したものと制御ゲート回37の内部構成のみが異なる。
勿論、この他各色ごとにスクリーン角度を異ならせる場
合はＲＯＭテーブル33内に記憶された閾値マトリックス
の内容も異なってくる。

第17図にメモリＭ₁の記憶内容例を模式的に示す。この
場合も先の第９図に示したものと同様、Ｘ_1〜6（ｘ１）
およびＹ_1-6（ｙ１）で指定される第１ブロックは６ビ
ットの多値画像であるとし、また、Ｘ₇〜₁₂（ｘ２）お
よびＹ₇〜₁₂（ｙ２）で指定される第２ブロックは各１
ビットの図示のようなマトリックスであらわされる２値
画像であるとし、以下同様のブロックが２値画像と多値
画像とが混在してＸ−Ｙ方向に配列されている。

次に、第18図は制御ゲート回路37の内部構成例を示すも
のであり、メモリＭ₁から読出されたデータＰ_1-7はラッ
チ回路42でラッチされるとともに、ＲＯＭテーブル33か
ら出力される６ビットの閾値データｍ_1-6はラッチ回路4
3でラッチされる。

この制御ゲート回路24において、ラッチ42にラッチされ
た画像データＰ_1-6はそれぞれ次段においてアンドゲー
トに入力される。これらアンドゲートの各他方の端子に
は信号Ｇ₁〜Ｇ₅およびラッチＰ₇の出力がそれぞれ入力
されている。第19図に該信号Ｇ₁〜Ｇ₅を発生する回路の
具体構成例を示す。かかる第19図に示した構成から発生
される信号Ｇ₁〜Ｇ₅は、２値記録（判別信号ＳＬ
“Ｌ”）のときには第３表のような値をとり、また多値
記録（ＳＬ“Ｈ”）のときには第４表に示すような値を
とる。

また、ラッチ回路43にラッチされた閾値データｍ_1-6は
次段においてアンドゲートに入力され、ラッチ42にラッ
チされていた２値か多値かの判別信号ＳＬ（Ｐ_７）でゲ
ート制御される。

かかる第16図乃至第19に示す構成において、メモリＭ₁
から第１ブロックのデータ（第17図参照）が出力された
際の動作は、先の第８図に示した構成とほぼ同様であ
り、該第１ブロックのデータとＲＯＭテーブル33に記憶
された例えば６×６の閾値が全て比較されることによ
り、画像出力モジュール７−Ｙにおいて先の第14図に示
したような階調レベル「１」〜「64」の64階調のうちの
ひとつの階調を再現することができる。

次に、メモリＭ₁から第２のブロックのデータ（第17図
参照）すなわち５ビットの２値化データが出力された動
作例を説明する。ｘアドレスカウンタ30およびｙアドレ
スカウンタ31によりｘ＝２，ｙ＝１が指定されることに
よって読出された第２ブロックのデータは制御ゲート回
路32のラッチ回路42にラッチされる。

また、Ｐ₇には“Ｌ”レベルの判定ビットＳＬがラッチ
される。。この場合、Ｐ₇の出力は“Ｌ”であるのでラ
ッチ回路43の次段のアンドゲートのアンド条件は成立せ
ず、このため、比較回路36のＢ端子は「０」固定され
る。一方、ラッチ回路30の次段のアンドゲートには信号
Ｇ₁〜Ｇ₅が第３表に示した態様で入力される。例えば、
Ｙ＝１，Ｘ＝７，８，９のときには信号Ｇ₁のみが
“Ｈ”となり、この結果比較回路36のＡ端子にはＰ₁の
値が入力される。比較回路36のＢ端子は「０」固定であ
るので、Ｐ₁＝「０」であるならば比較回路36から
“Ｌ”が出力され、またＰ₁＝「１」であるならは比較
回路36から“Ｈ”が出力される。すなわち、比較回路36
からはＰ₁の値がそのままの形で出力される。以下、同
様にＹ＝１でＸ＝10,11,12のときにはＰ₂の値、Ｙ＝２
でＸ＝７，８，９のときにはＰ₁の値……、Ｙ＝３でＸ
＝９，10のときにはＰ₅の値、……、が比較回路36から
出力される。そして例えば、５ビットの２値化データの
値が第20図左部に示すようなものであるとした場合、画
像出力モジュール７−Ｙによって出力される記録画像は
第20図右部に示すようなものとなる。

このように、第８図および第16図に示した構成によれ
ば、２値／多階調データが混在する画像データを各色別
に記憶しているメモリＭ₁，Ｍ₂，Ｍ₃，Ｍ₄からラスター
スキャン型のレーザビームプリンタなどで構成される画
像出力装置７の各モジュール７−Ｙ，７−Ｍ，７−Ｃ，
７−ＢＫへのデータ転送が能率良く行なわれ、階調をつ
けるべき絵・写真部分と２値で記録すべき文字部分とが
混在する画像を自動的に読取・再生する好適なシステム
を実現することができる。

なお、本発明は上述した実施例に適宜変更を加え得るも
のであり、例えば１ブロックに対応するマトリックスサ
イズ、読取画素データのビット数、多値平均データのビ
ット数、閾値マトリックスによる階調数などは勿論任意
である。

また、上述した実施例では、第２図乃至第４図を用いて
説明した第１の方法をブラック（ＢＫ）に割当て、第５
図乃至第７図を用いて説明した第２の方法をイエロー
（Ｙ）、マゼンタ（Ｍ）およびシアン（Ｃ）に割当てる
ようにしたが、画像処理システムのなかには黒以外の特
定色で文字が記録されるシステムもあり、上記各色に対
する第１および第２の方法の割当て態様は上述した実施
例に限らず任意である。例えば、ブラック（ＢＫ）とイ
エロー（Ｙ）に第１の方法を割当て、残りの色に第２の
方法を割当てるようにしてもよい。

ところで、上記実施例による構成でカラー画像を出力さ
せてみた結果、文字部分および絵・写真部分とも従来技
術との画像品質の実用上の差は極めて少ないことが確か
められた。

〔発明の効果〕

以上説明したようにこの発明によれば、２値／多値混在
画像を記録する際、多値画素データからなる原画像デー
タをブロック分割し、各ブロックにおいて２値／多値の
判定を行い、２値と判定されたブロックについては２値
処理を行った後のデータを初めてメモリに記憶するとと
もに多値と判定されたブロックについてはブロック内の
データの代表値である平均値を記憶するというようにデ
ータ圧縮した結果を初めてメモリに記憶し、さらに２値
／多値の識別信号を各ブロックのデータに付随させてメ
モリに記憶させるようにしているので、２値／多値双方
の画像品質を落とすことなく画像データを記憶するため
のメモリ容量を大幅に削減することができる。

【図面の簡単な説明】第１図はこの発明の一実施例を示すブロック図、第２図
はデータ変換部８−ＢＫの内部構成例を示すブロック
図、第３図はデータ変換部８−ＢＫでのデータ変換例を
説明するための説明図、第４図は第２図に示した構成の
ラッチ回路14のデータ記憶フォーマット例を示す図、第
５図はデータ変換部８−Ｙの内部構成例を示すブロック
図、第６図はデータ変換部８−Ｙでのデータ変換例を説
明するための説明図、第７図は第５図に示した構成のラ
ッチ回路25のデータ記憶フォーマット例を示す図、第８
図はメモリＭ₄に記憶された画像データを画像出力モジ
ュールで出力させるための構成例を示すブロック図、第
９図はメモリＭ₄に記憶された画像データの記憶態様例
を示す概念図、第10図は第８図に示した制御ゲート回路
の内部構成例を示す論理回路図、第11図は第８図のＲＯ
Ｍテーブルに記憶される閾値マトリックスの一例を示す
図、第12図は第10図に示した回路に入力される信号Ｇ₁
〜Ｇ₉を発生する回路例を示す論理回路図、第13図は第1
2図に示した６ステージカウンタから出力される信号を
示すタイムチャート、第14図は階調記録の際の記録態様
例を示す図、第15図は画像出力モジュール７−ＢＫにお
いて２値記録が行なわれる場合の記録態様例を示す図、
第16図はメモリＭ₁に記憶された画像データを画像出力
モジュールで出力させるための構成例を示すブロック
図、第17図はメモリＭ₁に記憶された画像データの記憶
態様例を示す概念図、第18図は第16図に示した制御ゲー
ト回路の内部構成例を示す論理回路図、第19図は第18図
に示した回路に入力される信号Ｇ₁〜Ｇ₅を発生する回路
例を示す論理回路図、第20図は画像出力モジュール７−
Ｙにおいて２値記録が行なわれる場合の記録態様例を示
す図、第21図はディジタルカラー複写装置の一般的構成
を示すブロック図である。１……画像入力装置、２……原稿読取センサ、３，４，
５……Ａ／Ｄ変換器、６……画像処理部、７……画像出
力装置、８……データ変換部、10,14,20,25……ラッチ
回路、11,21……平均化回路、12,23……コンパレータ、
13,24……セレクタ、22……加重平均演算部、30……ｘ
アドレスカウンタ、31……ｙアドレスカウンタ、32,37
……制御ゲート回路、33……ＲＯＭテーブル、34……ｘ
アドレスカウンタ、35……ｙアドレスカウンタ、36……
比較器、Ｍ₁，Ｍ₂，Ｍ₃，Ｍ₄……画像メモリ。

Claims

【特許請求の範囲】

【請求項１】近接する複数個の多値画像データから成る
画像マトリックスで１ブロックが構成されるべく原画像
データを複数個のブロックに分割し、該ブロック毎に２
値で記録すべき画像か或いは多階調で記録すべき画像か
を識別する識別手段と、ブロック内の各多値画像データを所定の閾値により２値
データに変換する２値データ変換手段と、ブロック内の多値画像データに基づいて該ブロックを代
表する階調データを算出する代表データ算出手段と、ブロック単位にデータを記憶する記憶手段と、前記２値データ変換手段による２値データと代表データ
算出手段による階調データとを当該ブロックの識別情報
に基づいて選択し、該識別情報とともに当該ブロックの
データとして前記記憶手段に書き込む書き込み手段と、注目画素の属するブロックのデータを前記記憶手段から
読み出す読み出し手段と、読み出されたブロックのデータの識別信号が２値である
場合は当該ブロックの２値データから前記注目画素に対
応する２値データを出力し、識別信号が多階調である場
合は当該ブロックの階調データと前記注目画素のブロッ
ク内における位置とに基づいて決定される２値データを
出力する出力手段と、を具えたことを特徴とする画像処理装置。