JPS61161071A

JPS61161071A - 画像デ−タ記憶方式

Info

Publication number: JPS61161071A
Application number: JP60001314A
Authority: JP
Inventors: Hiroaki Ishizawa; 石澤　裕昭
Original assignee: Fuji Xerox Co Ltd
Current assignee: Fujifilm Business Innovation Corp
Priority date: 1985-01-08
Filing date: 1985-01-08
Publication date: 1986-07-21

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］この発明は２ｍ画像とｗｊｗＡ画像とが混在する原画像
の画像データを記憶するに適した画像データ記憶方式に
関するものである。

［従来の技術］一般に、文字印刷では２値記録で１６ドツト／履以上の
解像度が要求されることが多く、他方多階講綱点印刷で
は７ドツト／ｌａｘ程度の解像度で十分なことが多い。

ところが、通常の画像には２値記録が適している文字部
分と多階調記録が適した写真・絵部分とが混在すること
が多く、これらの相反する画像を各画像に適した記録方
式を用い別々に記録することにより高品質の記録画像を
得ることができる。

ところで、画像編集システムにおいては、画像データを
記憶するためのメモリが各所で使用されている。例えば
、ディジタルカラー複写装置では、イメージ出力部にお
いて、イエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）
、ブラック（ＢＫ）の各現像部分が並設されており、こ
れら各現像部分へのデータ供給タイミングが異なるため
、画像データを一旦メモリに記憶し、タイミングを合せ
た後データを送出する必要がある。また、読取側の処理
速度と出力側の処理速度とが異なるディジタル複写装置
においても、これら速度差を吸収するため読取った画像
データを一旦記憶するメモリが必要となる。

し発明が解決しようとする問題点］しかし、上述した２値画像と多階調画像とが混在する通
常の画像を同一のメモリに記憶する場合を考えると、１
６ビツト／ｍ以上の解像度で多階調データを記憶できる
記憶装置が必要となり、例えば６４階調のデータを記憶
できるＡ４サイズのベージメモリを想定した場合、１２
Ｍバイト（２９７Ｘ２１０Ｘ１６２Ｘ６÷８）ものメモ
リ容量が必要となる。

この発明はこのような実情に鑑みてなされたもので、よ
り少ないメモリ容認で２値および多階調が混在する画像
を効率良く記憶できる画像データ記憶方式を提供しよう
とするものである。

［問題点を解決するための手段および作用］そこでこの
発明では、画像データを所定のメモリに記憶するに当た
り、原画像データを近接する複数個（ｎ＞の多値画素デ
ータから成る画像マトリックスにブロック分割し、該分
割したブロックごとに２値で記録するかあるいは多階調
で記録するかを判別し、該判別結果に基づき前記メモリ
に記憶する手法を変えるようにする。

まず、２値で記録すると判別されたブロックの画像デー
タは前記画像マトリックスを構成する複数個（ｎ）の多
値画素データを所定の閾値とそれぞれ比較することによ
り複数個（ｎ）の２値データに変換し、該変換データを
メモリに記憶するようにする。

一方、多階調で記録すると判別されたブロックの画像デ
ータは、前記画像マトリックスを構成する複数個の多値
画素データの平均値を求めることにより該１ブロックの
画像データを所定ビットの多値平均データに変換し、該
変換データをメモリに記憶するようにする。

［実施例］第２図に、この発明が適用されるディジタル複写装置の
全体構成例を示す。このディジタル複写装置は、原稿の
画像を読取り該読取ったイメージ情報を多値のビクセル
データにＡ−Ｄ変換して出力するイメージ入力装置１、
入力された多値ビクセルデータに階ｉｌ修正などの画像
処理を加える画像処理装置２、画像処理が加えられたビ
クセルデータを記憶する画像記録部３、画像記録部３か
ら出力される画像データに基づき記録動作を行なうレー
ザプリンタなどのイメージ出力装置４で構成される。こ
の場合、イメージ入力装＠１は読取った画像データを６
ビツト（６４階調）にＡ−Ｄ変換し、該６ビツトのディ
ジタルデータを画像処理装置２および画像記憶部３に入
力するとする。画像処理装置２では、上記画像処理の他
に、入力された多値ビクセルデータを２値で記録するか
多階調で記録するかを判別する。この判別方法としては
各種の方法が考えられるが、例えばｎｘｎの画素マトリ
ックスのうちの最大値と最小値との差によって２値か多
値かを判別する方法（特開昭５８−４４８６１）などを
提げることができる。

第１図にこの発明の主要部である画像記憶部３の内部構
成例を示す。

第１図において、ラッチ回路１０には第３図（ａ）に示
す如く３×３の画素マトリックスに対応する各６ビツト
のビクセルデータが９個ラッチされる。ラッチ回路１０
から出力される全５４ビツトのビクセルデータＤＩ−５
４は平均化回路１１およびコンパレータ１２に入力され
る。

平均化回路１１では、第３図（ｂ）に示すように３Ｘ３
の画素マトリックスを一つのブロックと考え、これら９
画素のビクセルデータを平均して６ビツトの平均値デー
タＰＣを出力する。

他方、コンパレータ１２ではラッチ回路１０から入力さ
れた各６ビツトの９画素分のビクセルデータを所定のス
ライスレベルＣとそれぞれ比較することにより入力され
た各６ビツトの１ブロック分のビクセルデータを第３図
（Ｃ）に示す如く各１ビットの２値化データＰＤ　　　
　に変換して出力する。すなわち平均化回路１１からは
６ビツトの平均化データＰＣＩ−Ｅｉが出力され、コン
パレータ１２からは９ビツトの２値化データＰＤ１　。

が出力されてセレクタ１３に入力される。

セレクタ１３は画像処理装置２から入力された２値か多
階調かの判定信号Ｓしに基づき前記データＰＣおよびＰ
Ｄ　　　　のうちのいずれか＋　−６１−９一方を選択してラッチ回路１４に出力する。判定信号Ｓ
Ｌにより２値が指定された場合セレクタ１３はコンパレ
ータ１２から出力されるデータＰＤ　　　　を選択し、
また多階調が指定された場合は平均化回路１１から出力
されるデータＰＣ１−６を選択する。

ラッチ回路１４は１０ビツトで構成されており、第４図
に示す如＜ＭＳＢビットＰ１ｏで前記判定信号ＳＬをラ
ッチし、他のビットＰ１−９でセレクタ１３から出力さ
れる平均化データｐｃ、　−６または２値化データＰＤ
　　　　のいずれかをラツチする。

ラッチ回路１４でラッチされたデータＰ、−１０は画像
記憶装置２０に入力される。画像記憶装置２０は例えば
ページメモリであり、ラッチ回路１４を介して入力され
たデータＰ＋−ｔｏを順次格納し、この後該格納したデ
ータをイメージ出力装置４へ適時出力する。

このように本実施例では、従来９画素分記憶するのに５
４　（６Ｘ９）ビット必要としていた画像記憶装置２０
の容量を１０ビツトに削減することができ、これをペー
ジメモリとして考えた場合メモリ容量の大幅な削減（１
０１５４）を実現することができる。

なお上述した実施例においては、各６ビツトの読取画素
データで構成される３Ｘ３マトリツクスを画像データ記
憶のための１ブロックとするようにしたが、該１ブロッ
クに対応する画素マトリックスサイズ、各読取画素デー
タのビット数、多値平均データのビット数などは勿論任
意である。

次に、画像記憶装置２０に前記態様で格納されたデータ
を用いて２値・多値混在画像を出力するだめの構成例を
第５図に示す。

かかる第５図に示す構成において、画像記憶装＠２０内
に前記ラッチ回路１４からの画像データＰ１−１０が格
納される。第６図に画像記憶装置２０の記憶内容例を模
式的に示す。第６図に示すように、記憶された画像デー
タは二次元的に配列されており、Ｘ（Ｘ）を主走査方向
、Ｙ　（ｙ）を副走査方向とする。この場合、Ｘ、　−
６（ｘｌ　）およびＹｌ　、（ｙｌ　）で指定される第
１ブロックは６ビツトの多値画像であるとし、また×７
−１２　（×２）およびＹ７．２　（ｙ２）で指定され
る第２ブロックは各１ビツトの３×３のマトリックスで
あられされる２値画像であるとし、以下同様のブロック
が２値画像と多値画像とが混在してＸ−Ｙ方向に配列さ
れている。

画像記憶装置２０は周波数ｆのクロックで動作するＸア
ドレスカウンタ２１と画像出力装置４が６ライン進む毎
に更新されるＸアドレスカウンタ２２とによってアドレ
ス指定され、１０ビツトのデータＰｏ１ｏを順次制御ゲ
ート回路２３に入力する。第７図は制御ゲート回路２３
の内部構成例を示すものであり、画像記憶装置２０から
読出されたデータＰ１−１０はラッチ回路３０でラッチ
される。

次に、ＲＯＭテーブル２４には第８図に示すように６×
６の異なる閾値から成るマトリックスデータが記憶され
ており、ＲＯＭテーブル２４は周波数６ｆのクロックで
動作するＸアドレスカウンタ２５と画像出力装置４のラ
イン信号に同期して動作するＹアドレスカウンタ２６と
によってアドレス指定される。なお、第８図はスクリー
ン角度が０度のときのマトリックス例である。例えば、
Ｘアドレスカウンタ２５およびＹアドレスカウンタ２６
によってＸ＝１．Ｙ＝１が指定されるとＲＯＭテーブル
２４からは同値「２０」が読出される。ＲＯＭテーブル
２４から出力される６ビツトの閾値データｍ　　　は制
御ゲート回路２３内のラッチ回路３１でラッチされる。

次に、制御ゲート回路２４において（第７図）、ラッチ
３０にラッチされた画像データＰ１〜９はそれぞれ次段
においてアンドゲートに入力される。

これらアンドゲートの各他方の端子には信号Ｇ１−Ｇ９
がそれぞれ入力されている。第９図に該信号Ｇ１−Ｇ９
を発生する回路の具体構成例を示す。

また、第１０図には、第９図に示した６ステージリング
カウンタのタイムチャート例を示す。かかる第９図に示
した構成から発生される信号Ｇ、−Ｇ９は、２値記録（
判別信号ＳＬ”Ｌ’）のときには第１表のような値をと
り、また多階調記録（ＳＬ’Ｈ’）のときには第２表に
示すようにＧ　　−Ｇ　　＝’Ｈ’およびＧ７−Ｇ９＝
’　Ｌ’と第　　１　　表第　　２　　表またラッチ回路３１にラッチされた閾値データｍ１−６
は次段においてアンドゲートに入力され、ラッチ３０に
ラッチされていた２値か多階調かの判別信号５Ｌ（Ｐ　
　　）でゲート制御される。

まず、Ｘアドレスカウンタ２１およびｙアドレスカウン
タ２２によりＸ＝１．Ｖ＝１が指定され、画像記憶装置
２０から第１ブロック（第６図参照）のデータすなわち
６ビツトの平均化データが出力された場合、このデータ
はラッチ回路３０のＰｌ−Ｐ６にラッチされる。また２
値／多値判定ビットＳＬがＰｌｏにラッチされる。この
ときＰ７−Ｐ９は５し１となっている。この場合、第１
ブロックのデータは多値なので次段のアンドゲートに入
力される信＠Ｇ１−Ｇ９Ｇよ第２表に示す如くＧ、−Ｇ
６＝％）−１’、Ｇ７−Ｇ９＝’″Ｌ９となり、この結
果Ｐ１−Ｐ６の値が比較回路２７のＡ端子に入力される
。

一方、ＲＯＭテーブル２４から読出された閾値データｍ
　　　はラッチ回路３１にラッチされる。

１−にの際、ラッチ回路３０のＰ１０ピットは″Ｈ９であるの
で次段のアンドゲートのアンド条件が成立し、閾値デー
タｍ　　　は比較回路２７０Ｂ端子に入力される。比較
回路２７はＡ＞８のとぎ１Ｈ′信号を出力する。例えば
第８図に示す第１番目の閾値「２０」がＢ端子に入力さ
れたときは、Ａ端子入力が「２１」以上である場合比較
回路２７の出力は″Ｈ９となる。画像記憶装置２０のア
ドレスカウンタとＲＯＭテーブル２４のアドレスカウン
タとの動作速度比は主走査、副走査方向とも１対６に設
定されており、このため、第６図に示す第１ブロックの
データと第８図に示した６Ｘ６の閾値が全て比較される
ことにより、画像出力装置４において第１１図に示すよ
うに階調レベル「１」〜「６４」の６４階調のうちのひ
とつの階調を再現することができる。

次に、Ｘアドレスカウンタ２１およびｙアドレスカウン
タ２２によりＸ＝２．Ｖ−１が指定され、画像記憶装置
２０から第２ブロック（第６図参照）のデータすなわち
９ビツトの２値化データが出力された場合、このデータ
はラッチ回路３０のＰ１−Ｐ９にラッチされる。また、
Ｐｌｏには″Ｌ９レベルの判定ビットＳＬがラッチされ
る。この場合、Ｐｌｏの出力はゝＬ９であるのでラッチ
回路３１の次段のアンドゲートのアンド条件は成立せず
、このため比較回路２７のＢ＠子はｒＯＪ固定される。

一方、ラッチ回路３０の次段のアンドゲートには信号Ｇ
１−０９が第１表に示した態様で入力される。例えばＹ
＝１．Ｘ＝７．８のときには信号Ｇ１のみが１Ｈ′とな
り、この結果比較回路２７のＡ端子にはＰｌの値が入力
される。Ｂ端子は「０」固定であるのでＰ、＝　ｒＯＪ
であるならば比較回路２７からＬ９が出力され、またＰ
１＝「１」であるならば比較回路２７から％　Ｈｅが出
力される。すなわちこの場合比較回路２７からはＰｌの
値がそのままの形で出力される。以下、同様にＹ＝１で
Ｘ＝９．１０のときにはＰ２の値、Ｙ＝１でＸ＝１１．
１２のときにはＰ３の値、Ｙ＝３でＸ＝７．８のときに
はＰ４の値・・・が比較回路２７から出力される。例え
ば９ビツトの２値化データの値が第１２置方部に示すよ
うなものであるとした場合、画像出力装置４によって記
録するデータは第１２固在部に示すような画像となる。

このように、第５図に示した構成によれば、２値／多階
調データの混在する画像データが記憶されている画像記
憶装置２０からラスタースキＶン型のレーザビームプリ
ンタなどの画像出力装置へのデータ転送が能率良く行な
われるため、階調をつけるべき絵・写真部分と２値で記
録すべき文字部分とが混在する画像を自動的に読取・再
生するシステムが実現できるようになる。

［発明の効果］以上説明したように本発明によれば、簡単なデータ変換
処理を行なうことにより２値／多階調データが混在する
画像データを記憶するためのメモリの容量を大幅に削減
することができるため、２値／多階調の混在画像を処理
する画像処理システムに使用して極めて有用である。

【図面の簡単な説明】

第１図はこの発明の一実施構成例を示すブロック図、第
２図はディジタル複写装置の概略構成を示すブロック図
、第３図はこの発明の一実施例を説明するための説明図
、第４図は第１図に示した実施例構成におけるラッチ回
路１４のデータ記憶フォーマット例を示す図、第５図は
画像記憶装置に記憶された画像データを画像出力装置で
出力させるための構成例を示すブロック図、第６図は画
像記憶装置に記憶された画像データの記憶態様例を示す
概念図、第７図は第５図に示した制御ゲート回路の内部
構成例を示す論理回路図、第８図は第５図に示したＲＯ
Ｍテーブルに記憶される閾値マトリックスの一例を示す
図、第９図は第７図に示した回路に入力される信号Ｇ、
−Ｇ９を発生する回路の構成例を示す論理回路図、第１
０図は第９図に示した６ステージリングカウンタから出
力される信号を示すタイムチャート、第１１図は階調記
録の際の記録態様例を示す図、第１２図は２値記録の際
の記録態様例を示す図である。１・・・イメージ入力装置、２・・・画像処理装置、３
・・・画像記憶部、４・・・イメージ出力装置、１０．
１４・・・ラッチ回路、１１・・・平均化回路、１２・
・・コンパレータ、１３・・・セレクタ、２０・・・画
像記憶装置、２１・・・Ｘアドレスカウンタ、２２・・
・ｙアドレスカウンタ、２３・・・制御ゲート回路、２
４・・・ＲＯＭテーブル、２５・・・Ｘアドレスカウン
タ、２６・・・Ｙアドレスカウンタ、２７・・・比較回
路。ＰＣ，−５１ＰＯ，−９１第５図第６図６ｆ第９図第８図　　　　第１０図第１１図階調Ｉ　　　Ｎ調２　　　　　階調６４第１２図 ■；煕

Claims

【特許請求の範囲】

近接する複数個の多値画素明度データから成る画像マト
リックスで１ブロックが構成されるべく原画像データを
複数個のブロックに分割し、該分割したブロックごとに
２値で記録するかあるいは多階調で記録するかを判別し
、２値で記録すると判別されたブロックの画像データは
前記画像マトリックスを構成する複数個の多値明度画素
データを所定の閾値とそれぞれ比較することにより複数
個の２値データに変換して記憶するとともに、多階調で
記録すると判別されたブロックの画像データは１画像マ
トリックスを構成する複数個の多値画素データの平均値
を求め、所定ビットの多値平均化データとして１ブロッ
クの画像データを記憶するようにしたことを特徴とする
画像データ記憶方式。