JPS6116094B2 - - Google Patents
Info
- Publication number
- JPS6116094B2 JPS6116094B2 JP55092422A JP9242280A JPS6116094B2 JP S6116094 B2 JPS6116094 B2 JP S6116094B2 JP 55092422 A JP55092422 A JP 55092422A JP 9242280 A JP9242280 A JP 9242280A JP S6116094 B2 JPS6116094 B2 JP S6116094B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- address
- memory
- test
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 5
- 230000000052 comparative effect Effects 0.000 claims 1
- 230000004044 response Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/3668—Software testing
- G06F11/3672—Test management
- G06F11/3688—Test management for test execution, e.g. scheduling of test suites
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】
この発明は、マイクロコンピユータのテスト回
路に関するものである。
路に関するものである。
従来この種の装置として第１図に示すものがあ
つた。第１図において、１はマイクロコンピユー
タ、２はプログラムメモリ、３はCPU、４はテ
スト入力回路、５ａはアドレス入力マルチプレク
サ、５ｂはメモリデータ出力マルチプレクサ、６
はアドレス入力回路、７はメモリデータ出力回
路、８はテスト入力信号、９はアドレス入力信
号、１０はメモリデータ出力信号である。
つた。第１図において、１はマイクロコンピユー
タ、２はプログラムメモリ、３はCPU、４はテ
スト入力回路、５ａはアドレス入力マルチプレク
サ、５ｂはメモリデータ出力マルチプレクサ、６
はアドレス入力回路、７はメモリデータ出力回
路、８はテスト入力信号、９はアドレス入力信
号、１０はメモリデータ出力信号である。
次に動作について説明する。テスト入力信号８
により通常モードにすると、プログラムメモリ２
へのアドレス入力は、アドレス入力マルチプレク
サ５ａによりCPU３からのアドレスが入力され
る。そのアドレスに対応するメモリデータはメモ
リデータ出力マルチプレクサ５ｂによりCPU３
の方へ送られ、マイクロプロセツサ１は通常モー
ドで動作する。
により通常モードにすると、プログラムメモリ２
へのアドレス入力は、アドレス入力マルチプレク
サ５ａによりCPU３からのアドレスが入力され
る。そのアドレスに対応するメモリデータはメモ
リデータ出力マルチプレクサ５ｂによりCPU３
の方へ送られ、マイクロプロセツサ１は通常モー
ドで動作する。
次に、テスト入力信号８によりテストモードに
切換えると、プログラムメモリ２へのアドレス入
力は、アドレス入力マルチプレクサ５ａにより外
部からのアドレス入力信号９がアドレス入力とな
る。そのアドレス入力に対応するメモリデータ
は、メモリデータ出力マルチプレクサ５ｂにより
メモリデータ出力回路７へ送られ、メモリデータ
出力信号１０として出力される。この信号を比較
データと比較することにより、プログラムメモリ
２の内容が正しいかどうかテストできる。
切換えると、プログラムメモリ２へのアドレス入
力は、アドレス入力マルチプレクサ５ａにより外
部からのアドレス入力信号９がアドレス入力とな
る。そのアドレス入力に対応するメモリデータ
は、メモリデータ出力マルチプレクサ５ｂにより
メモリデータ出力回路７へ送られ、メモリデータ
出力信号１０として出力される。この信号を比較
データと比較することにより、プログラムメモリ
２の内容が正しいかどうかテストできる。
従来の装置は以上のように構成されているので
他者が容易にプログラム内容を知ることができ、
ソフトウエアを盗用される欠点があつた。
他者が容易にプログラム内容を知ることができ、
ソフトウエアを盗用される欠点があつた。
この発明は上記の欠点を除去するためになされ
たもので、プログラムメモリの内容を外部に読み
出さずにテストできるようにし、他者がプログラ
ムメモリの内容を知ることを困難とすることを目
的としている。以下この発明を図について説明す
る。
たもので、プログラムメモリの内容を外部に読み
出さずにテストできるようにし、他者がプログラ
ムメモリの内容を知ることを困難とすることを目
的としている。以下この発明を図について説明す
る。
第２図はこの発明の一実施例を示すもので、１
１は比較データ入力回路、１２は不一致検出回
路、１３は不一致保持フリツプフロツプ、１４は
比較データ入力信号である。その他第１図と同じ
符号は同一のものを示す。
１は比較データ入力回路、１２は不一致検出回
路、１３は不一致保持フリツプフロツプ、１４は
比較データ入力信号である。その他第１図と同じ
符号は同一のものを示す。
次に動作について説明する。テスト入力信号８
により通常モードにすると、プログラムメモリ２
へのアドレス入力は、アドレス入力マルチプレク
サ５ａによりCPU３からのアドレスが入力され
る。そのアドレスに対応するメモリデータはメモ
リデータ出力マルチプレクサ５ｂによりCPU３
の方へ送られ、マイクロプロセツサ１は通常モー
ドで動作する。
により通常モードにすると、プログラムメモリ２
へのアドレス入力は、アドレス入力マルチプレク
サ５ａによりCPU３からのアドレスが入力され
る。そのアドレスに対応するメモリデータはメモ
リデータ出力マルチプレクサ５ｂによりCPU３
の方へ送られ、マイクロプロセツサ１は通常モー
ドで動作する。
次に、テスト入力信号８によりテストモードに
切換えると、プログラムメモリ２へのアドレス入
力は、アドレス入力マルチプレクサ５ａにより外
部からのアドレス信号９がアドレス入力となる。
そのアドレス入力に対応するメモリデータは、メ
モリデータ出力マルチプレクサ５ｂにより不一致
検出回路１２へ送られる。一方、比較データ入力
信号１４は比較データ入力回路１１から不一致検
出回路１２の一方の入力へ入力され、メモリデー
タ出力マルチプレクサ５ａの出力と比較され、一
致しなければ不一致保持フリツプフロツプ１３が
セツトされる。従つてテストモードに切換えて不
一致保持フリツプフロツプ１３をクリアした後、
アドレスと比較データを順次変えていつた後、不
一致フリツプフロツプ１３の内容をチエツクする
ことによりプログラムメモリが正しいかどうかテ
ストできる。
切換えると、プログラムメモリ２へのアドレス入
力は、アドレス入力マルチプレクサ５ａにより外
部からのアドレス信号９がアドレス入力となる。
そのアドレス入力に対応するメモリデータは、メ
モリデータ出力マルチプレクサ５ｂにより不一致
検出回路１２へ送られる。一方、比較データ入力
信号１４は比較データ入力回路１１から不一致検
出回路１２の一方の入力へ入力され、メモリデー
タ出力マルチプレクサ５ａの出力と比較され、一
致しなければ不一致保持フリツプフロツプ１３が
セツトされる。従つてテストモードに切換えて不
一致保持フリツプフロツプ１３をクリアした後、
アドレスと比較データを順次変えていつた後、不
一致フリツプフロツプ１３の内容をチエツクする
ことによりプログラムメモリが正しいかどうかテ
ストできる。
なお、上記実施例では不一致保持フリツプフロ
ツプ１３を設けたが、これを省いてもよい。また
上記実施例では不一致検出のために独立に回路を
持つていたが、これをCPU３で行つてもよい。
また、アドレス入力回路６、比較データ入力回路
１１は他の入出力回路と共用してもよい。
ツプ１３を設けたが、これを省いてもよい。また
上記実施例では不一致検出のために独立に回路を
持つていたが、これをCPU３で行つてもよい。
また、アドレス入力回路６、比較データ入力回路
１１は他の入出力回路と共用してもよい。
以上説明したようにこの発明は、プログラムメ
モリの内容を外部へ読み出さないため、プログラ
ムの内容が他者へ漏れる恐れがなく、マイクロコ
ンピユータのテストを行うことができる利点があ
る。
モリの内容を外部へ読み出さないため、プログラ
ムの内容が他者へ漏れる恐れがなく、マイクロコ
ンピユータのテストを行うことができる利点があ
る。
第１図は従来のマイクロコンピユータのテスト
回路を示すブロツク図、第２図はこの発明の一実
施例を示すブロツク図である。 図中、１はマイクロコンピユータ、２はプログ
ラムメモリ、３はCPU、４はテスト入力回路、
５ａはアドレス入力マルチプレクサ、５ｂはメモ
リデータ出力マルチプレクサ、６はアドレス入力
回路、８はテスト入力信号、９はアドレス入力信
号、１１は比較データ入力回路、１２は不一致検
出回路、１３は不一致保持フリツプフロツプ、１
４は比較データ入力信号である。なお、図中の同
一符号は同一または相当部分を示す。
回路を示すブロツク図、第２図はこの発明の一実
施例を示すブロツク図である。 図中、１はマイクロコンピユータ、２はプログ
ラムメモリ、３はCPU、４はテスト入力回路、
５ａはアドレス入力マルチプレクサ、５ｂはメモ
リデータ出力マルチプレクサ、６はアドレス入力
回路、８はテスト入力信号、９はアドレス入力信
号、１１は比較データ入力回路、１２は不一致検
出回路、１３は不一致保持フリツプフロツプ、１
４は比較データ入力信号である。なお、図中の同
一符号は同一または相当部分を示す。
Claims (1)
- １ プログラムメモリ、CPUを備えたマイクロ
コンピユータにおいて、外部からアドレス入力信
号を加えるアドレス入力手段と、同じく外部から
比較入力データを加えるデータ入力手段と、前記
アドレス入力手段を通して入力されたアドレス入
力信号のアドレスに応じて前記プログラムメモリ
から呼び出したメモリデータと前記データ入力手
段を通して入力された比較入力データの不一致を
検出する不一致検出回路とを備えたことを特徴と
するマイクロコンピユータのテスト回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9242280A JPS5717063A (en) | 1980-07-04 | 1980-07-04 | Test circuit of microcomputer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9242280A JPS5717063A (en) | 1980-07-04 | 1980-07-04 | Test circuit of microcomputer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5717063A JPS5717063A (en) | 1982-01-28 |
| JPS6116094B2 true JPS6116094B2 (ja) | 1986-04-28 |
Family
ID=14053977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9242280A Granted JPS5717063A (en) | 1980-07-04 | 1980-07-04 | Test circuit of microcomputer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5717063A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0646387B2 (ja) * | 1987-07-10 | 1994-06-15 | 日本電気株式会社 | マイクロコンピユ−タ |
| JPH01118933A (ja) * | 1987-10-31 | 1989-05-11 | Nec Corp | シングルチップマイクロコンピュータ |
-
1980
- 1980-07-04 JP JP9242280A patent/JPS5717063A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5717063A (en) | 1982-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR880003244A (ko) | 데이타 전송의 재시행을 실행하는 마이크로 프로세서 | |
| US5113093A (en) | Semiconductor integrated circuit with multiple operation | |
| JPS6116094B2 (ja) | ||
| US5341380A (en) | Large-scale integrated circuit device | |
| KR900013609A (ko) | 집적 회로용 이벤트 제한 검사 구조물 | |
| KR0134365B1 (ko) | 원칩 마이크로컴퓨터 및 이의 프로그램 메모리 및 데이타 메모리를 액세스하는 방법. | |
| JPH0143392B2 (ja) | ||
| JPH02216565A (ja) | メモリテスト回路 | |
| JPS594051B2 (ja) | ワンチツプ・マイクロプロセツサのテスト処理方式 | |
| JP2638014B2 (ja) | 信号検出回路 | |
| JPS5844419Y2 (ja) | デ−タチャネル装置 | |
| JPH0447855B2 (ja) | ||
| JPS5694447A (en) | Test system of parity checker | |
| SU1566413A1 (ru) | Посто нное запоминающее устройство с самоконтролем | |
| JPH01321539A (ja) | バスコネクタ接続状態チェック回路 | |
| JPS6466900A (en) | Semiconductor integrated circuit device | |
| SU694863A1 (ru) | Устройство дл тестового контрол цифровых узлов электронных вычислительных машин | |
| JPH0289300A (ja) | 半導体メモリ素子 | |
| KR0171173B1 (ko) | 원칩 마이크로 컴퓨터 | |
| JPH0354641A (ja) | ランダムメモリモニタ | |
| JPH09274611A (ja) | マイクロコンピュータ | |
| JPH0120453B2 (ja) | ||
| JPS645342B2 (ja) | ||
| JPH0370055A (ja) | 半導体集積回路装置 | |
| JPS6398052A (ja) | 記憶装置 |