JPS6115332A - パタン形成方法 - Google Patents

パタン形成方法

Info

Publication number
JPS6115332A
JPS6115332A JP13632684A JP13632684A JPS6115332A JP S6115332 A JPS6115332 A JP S6115332A JP 13632684 A JP13632684 A JP 13632684A JP 13632684 A JP13632684 A JP 13632684A JP S6115332 A JPS6115332 A JP S6115332A
Authority
JP
Japan
Prior art keywords
layer
organic polymer
processed
etching
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13632684A
Other languages
English (en)
Inventor
Hideo Ikitsu
英夫 生津
Masatoshi Oda
政利 小田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP13632684A priority Critical patent/JPS6115332A/ja
Publication of JPS6115332A publication Critical patent/JPS6115332A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、半導体集積回路を始めとする各種の固体デバ
イスの製造に際してなされるパタン形成方法に関する。
特に、有機高分子層、中間層、レジスト層の3つを積層
した所謂3層レジストによるパタン形成方法に関するも
のである。
〔発明の技術的背景とその問題点〕
現在、半導体集積回路等の製造においては、微細パタン
形成工程に多層レジストを用いることが一般的になシつ
つある。この理由は多層レジストが集積回路製造プロセ
ス過程で生じる基板段差を実効的に平坦化するため、露
光すべきレジスト層の薄層、均一膜厚化が可能となり、
さらには露光時の、基板からの反射光2反射電子を抑制
できることから、微細で高精度なパタンが形成できるこ
とに起因している。多層レノストの種類としては、2層
レジスト、3層レジストがあるが、寸法精度等の利点か
ら3層レジストが主に使用されている。3層レノストの
形成は、第2図に示す工程によりなされる。先ず第2図
(、)の如く基板1上に形成された被加工材料2の表面
上に、有機高分子層3.中間層4゜レジスト層5を順次
積層し、3層レジスト6′t−形成する。次に、公知の
露光法を用い、所望の・母タンをレジスト層5に露光し
、現像工程を経て°第2図(b)の様なレジスト層5の
ノ!タンを形成する。続いて、第2図(C)の如く、レ
ジスト層5のパタンをマスクに中間層4をエツチングし
てレジスト層5のパタン全中間層4に転写し、さらに第
2図(d)の如く中間層4のパタンをマスクに有機高分
子層3をエツチングし、上記パタン全有機高分子層3ま
で転写する。有機高分子層3の転写は主として酸素を反
応ガスとした反応性イオンエツチング法(02RIE)
が用いられる。
これは、この方法が残渣の発生がなく、パタン方法変換
差が少なく、さらには転写速度が速い技術のためである
。従って中間層4としては、マスクとして作用する為に
、02RIEに対しての耐性がなければならず、通常は
5in2+ si 、 A1+スピンオンガラス等の無
機材質が使われている。
有機高分子層3としては、基板段差を実効的に平坦化す
るため2μm膜厚程度塗布できるものであればすべて適
用でき、通常はHunt社製HPRレジストやシゾレー
(8hiplay )社製AZ系レジストが主に使われ
ている。また、レジスト層としては、公知の紫外線、X
線あるいは電子線レジストが用いられる。
以上のように、3層レジスト6の・そタンを形成した後
、このパタンをマスクにして被加工材料2のエツチング
を行う。しかしながら、有機高分子層3の02RIgO
際、第2図(d)に示す様に被加工材料20表面に酸化
物層7が出来る。これは、エツチング工程では基板内の
あらゆる部分にエツチング残9が出ない様に被エツチン
グ物が丁度なくなった時間よシも、ある程度長い時間エ
ツチング、所謂オーバーエツチングを行うために形成さ
れることに起因する。この時、被加工材料2の表面はエ
ツチング雰囲気中に露呈されるため、反応ガスが酸素の
場合には材料表面は酸化物となる。例えば、被加工材料
がアルミニウムであれば酸化アルミニウムが、シリコン
であれば酸化シリコンが形成される。このような酸化物
は一般に被加工材料2をエツチングする条件ではエツチ
ングが困難で、従って、酸化物層7を取シ除くだめの特
別な工程が必要となり、工程が複雑となる欠点を有して
いた。
〔発明の目的〕
本発明の目的は、上記の欠点を解決した被加工材料表面
の保護材料層を形成するもので、これにより微細パタン
形成に不可欠な多層レジストのパタン形成方法を提供す
ることにある。
〔発明の概要〕
本発明は、基板上に被加工材料を堆積し、該被加工材料
上に有機高分子層を形成した後、マスクパタン合弁して
少なくとも酸素を含んだガスプラズマにより該有機高分
子層をエツチングし、続いて′被加工材料をエツチング
するノ4タン形成方法において、上記被加工材料と有機
高分子層の間に、少なくとも酸化モリブデンを含む保護
材料層を形成する工程を有することを特徴とする・そタ
ン形成方法である。
〔発明の実施例〕
先ず、本発明は、有機高分子層の02RIE時に、被加
工材料表面が酸素にさらされない様に第1図(a)の如
く被加工材料2と有機高分子層3の間に保護材料8を設
けることを特徴とする。第1図(、)中、第2図(a)
と同一部分は同一符号を付してその説明を省略する。上
記の保護材料8としては、以下の条件を満足することが
必要となる。
■ 02RIIE耐性が高い。
■ 被加工材料と反応しない。
■ 被加工材料を侵さずに容易に保護材料が除去できる
さらには、薄く均一な膜厚で形成でき、また、スループ
ットが低下しない様に除去速度が速いことが必要である
。本発明は、これらの条件を満足する材料を見出し、詳
しくはA酸化モリブデンを含む薄膜が最適であることを
見出したものである。酸化モリブデン(MoO3)は0
□RIEに対しエツチングされず、またモリブデンをシ
リコン上に形成した場合に出来るシリサイド等全形成し
ない。さらには水に容易に溶けることから、被加工材料
を侵さずに高スルーグツトで除去できる。すなわち、第
1図(a)に示す積層体を、第2図(、)〜(d)と同
様の製造工程により加工して、所望のパタンを有機高分
子層3に転写する。そして、第1図軸)の如く、有機高
分子層3の02R工Eの後水洗処理をすれば、被加工材
料2に何ら影響を与えずに保護材料8を除去でき、続い
て第1図(e)の如く容易に被加工材料2をエツチング
出来るものである。
また、酸化モリブデン単独でなく、酸化モリブデンを含
む重合膜として用いることも有効である。この重合膜を
用いる場合上記の条件をすべて満足するだけでなく、形
成速度が1000X/mtn以上と速いため高スルーグ
ツト形成が可能である利点をも有している。重合膜の合
成は、例えばモリブデン、酸素、炭素、水素を含んだガ
スプラズマにより行うことが出来る。本実験では、平行
平板型プラズマデ醪ジション装置を用い、高周波を印加
する有機高分子電極(炭素。
水素源)上の一部にモリブデンを配置し、基板を接地電
極上に置いた後、四塩化炭素、酸素で成るガスプラズマ
を生じさせ、重合膜を形成した。との重合膜は、02R
IImに対し10X/min以下しかエツチングされな
い。
上記重合膜を光電子分光法により分析した結果、化学シ
フト量から、膜中のモリブデンは殆どが酸化モリブデン
となっていることがわかり、また含有、する元素の比率
は、 Mo、  C,O,C1 1、2,5,3,5、〜O とな9、塩素は殆ど含まれていないことがわかった。従
って、重合膜の形成に際しての塩素(四塩化炭素)の役
割は、Mo (固体)→MoC1s(気体)→Mo5s
 (固体)の如くモリブデン金気相中に放出するだけの
もので、故に、モリブデンと反応し揮発性生成物全生成
するガスであれば四塩化炭素に限るものではない。さら
にMoCl5等を反応ガスとして直接反応室に送りこむ
こともより効果的である。また、本実験では、炭素。
水素源として有機高分子を用いたが、メタン。
エタン、エチレン、アセチレン等の炭化水素系ガスを直
接反応室に導入しても同様の重合膜を形成することが出
来る。
以下具体的実施例により詳細に説明する。
〈具体的実施例1〉 0.5μm膜厚のアルミニウム薄膜を堆積したシリコン
基板を高周波マグネトロンスノソッタ装置内にセ、トシ
、I X 10”−7Torr以下まで排気した後XA
rガスを導入して圧力を5 X 10−3To’rrに
した。この後、13.56 MHzの高周波電力を三酸
化モリブデンターケ9ットに印加し、スフ4′ツタリン
グを行うことにより酸化モリブデンで成る膜を500X
膜厚形成した。次に、有機高分子層としてシゾレー(5
hiplay )社製MP−14001,5μm膜厚ス
ピン塗布し、200’C,30分加熱処理した。基板を
再び高周波マダネトロノス・ぞツタ装置内にセットし、
500 V + At 5 X 10−3Torrの条
件でS t O2ターダツトヲスノRツタリングし、S
iOを100OX膜厚形成しン七〇この後、5i02上
KMP−1400’l 11m膜厚スピン塗布し、紫外
線露光・現像処理を行い所望のレジストパタン全形成し
た。次に反応性イオンエツチング法により200W e
 CF430 sccmt H215secm。
0.01 Torrの条件でS IO2をエツチングし
、さらに、200W 、 0 50secm 、 0.
01 Torr の条件で有機高分子層のMP−140
0にエツチングし、3層レジストのパタン全形成した。
次に、1分間水洗をし、エツチングした部分の酸化モリ
ブデンを除去した。この後、200 W、、 CCl4
100 secm 、 0.2 Torrの条件でアル
ミニウム薄1[−)’ライエツチングし、良好なアルミ
ニウム薄膜パタン全形成した。
く具体的実施例2〉 0.3μm膜厚の多結晶シリコン薄膜を堆積したシリコ
ン基板を、モリブデンを高周波印加電極上に設置した反
応室内にセットし、200W。
CCl415sccm + 0235secm l 0
.2Torrの条件で500X膜厚の重合膜を形成した
。この後、有機高分子層としてMP −1400’e 
1.5μmスピン塗布し、200℃、30分加熱処理し
た。次に具体的実施例1と同様にMP−1400上に5
IO2を100OX膜厚形成し、さらに電子線ネガレジ
ストの0M80.6μm膜厚をスピン塗布した。電子線
露光・現像処理を行い所望のレジストパタン全形成した
後、反応性イオンエツチング法によ?) 200We 
CF430sccm * H215sccm #0.0
1 Torrの条件で5102をエツチングし、さらに
200W 、 0250 secm + 0.017o
rrの条件でMP−1400’rエツチングし、3層レ
ジストのノ4タンを形成した。次に30秒間水洗をし、
エツチングした部分の重合膜を除去した。この後、30
0W e CCCCl2F250sc + 0. I 
Torrの条件で多結晶シリコン簿膜をドライエツチン
グし、良好な多結晶シリコン薄膜パタン全形成した。
尚、本実施例では、3層レジストの場合について述べた
が、本発明は有機高分子層のエツチング時に被加工材料
表面に酸化物層が出来る工程を含むものであればすべて
適用でき、従って、有機高分子層の02RIEを行う多
層レジストはすべて本発明の適用範囲内である。
また、本実施例では、酸化モリブデンの形成にスパッタ
リング法を用いたが、本方法に限定されるものではなく
、蒸着法、 CVD法も適用可能である。また、酸化モ
リブデン及びこれを含む重合膜の除去に水を用いたが、
要はMoOs・n H20が形成できれば良く、水を含
んだ溶液はすべて本発明の適用範囲である。
尚、本実施例では、有機高分子としてMP−1400を
、中間層として5to2’i用いたがこれに限定される
ものではないことは勿論である。
また、本発明の少なくとも酸化モリブデンを含む薄膜の
パタンをイオン注入時のマスクとして用いることも有効
で、原子番号の大きなモリブデンを含み、さらにはモリ
ブデン単体と異なり柱状結晶粒とならない為、阻止能が
大きく、またレジストだけを用いた場合のNa汚染等の
心配もなくなる。
さらには、少なくとも酸化モリブデンを含む薄膜全下層
、レジストを上層とした二層構造にすることもリフトオ
フ用ノ4タンとして有効で、リフトオフ法に不可欠なオ
ーバーハング状ノ母タンが水洗時間を長くすることによ
り容易に形成され、また金属等を付着させた後のリフト
オフも同様に水洗により容易に達成できる。
〔発明の効果〕
以上説明したように、本発明は多層レジスト音用いて被
加工材料をエツチングする/fメタン成方法に関するも
のであり、本発明によれば被加工材料のエツチングが阻
害される問題を、被加工材料上に、少なくとも酸化モリ
ブデン金倉む薄膜を用いることにより解決することが出
来る。従って多層レノストの利点を生かした高精度薄膜
パタンの形成を実現することができる。
【図面の簡単な説明】
第1図(、)乃至(C)は本発明の一実施例の3層レジ
ストによるパタン形成工程を示す断面略図、第2図(a
)乃至(d)は従来の3層レノスト・やタン形成工程を
示す断面略図である。 1・・・基板、2・・・被加工材料、3・・・有機高分
子層、4・・・中間層、5・・・レジスト層、6・・・
3層レノスト、7・・・酸化物層、8・・・保護材料。 出願人代理人 弁理士 鈴 江 武 彦イ:″S1図 第2図

Claims (1)

  1. 【特許請求の範囲】 1、基板上に被加工材料を堆積し、該被加工材料上に有
    機高分子層を形成した後、マスクパタンを介して少なく
    とも酸素を含んだガスプラズマにより該有機高分子層を
    エッチングし、続いて被加工材料をエッチングするパタ
    ン形成方法において、上記被加工材料と有機高分子層の
    間に、少なくとも酸化モリブデンを含む保護材料層を形
    成する工程を有することを特徴とするパタン形成方法。 2、特許請求の範囲第1項記載のパタン形成方法におい
    て、前記少なくとも酸化モリブデンを含む保護材料層が
    、少なくともモリブデン、酸素、炭素、水素を含むガス
    プラズマを利用した工程により形成されることを特徴と
    するパタン形成方法。 3、特許請求の範囲第2項記載のパタン形成方法におい
    て、前記モリブデンが、前記ガスプラズマを発生させる
    ために使用される電極から供給されることを特徴とする
    パタン形成方法。
JP13632684A 1984-06-30 1984-06-30 パタン形成方法 Pending JPS6115332A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13632684A JPS6115332A (ja) 1984-06-30 1984-06-30 パタン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13632684A JPS6115332A (ja) 1984-06-30 1984-06-30 パタン形成方法

Publications (1)

Publication Number Publication Date
JPS6115332A true JPS6115332A (ja) 1986-01-23

Family

ID=15172605

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13632684A Pending JPS6115332A (ja) 1984-06-30 1984-06-30 パタン形成方法

Country Status (1)

Country Link
JP (1) JPS6115332A (ja)

Similar Documents

Publication Publication Date Title
US4722878A (en) Photomask material
US4069096A (en) Silicon etching process
JPH01172572A (ja) 基板上に超硬金属の層を付着させる方法及び装置
JPH0336300B2 (ja)
JPS63275114A (ja) 基板上に低応力耐火金属層を形成する方法
JP3077393B2 (ja) X線露光用マスク
JPS6115332A (ja) パタン形成方法
JPS63317676A (ja) 無粒構造金属化合物薄膜の製造方法
JPH03769B2 (ja)
JPH1012734A (ja) 半導体装置の製造方法
JPH0758712B2 (ja) 配線の形成方法
JP2937380B2 (ja) 配線形成方法およびその装置
JPS6115333A (ja) パタン形成方法
JP2515801B2 (ja) 半導体装置
JPS6237530B2 (ja)
JP3387034B2 (ja) 金属膜の表面処理プロセスおよび半導体メタライゼーションの製造プロセス
JPS583232A (ja) パタ−ン形成方法
JPH0366656B2 (ja)
JPS60120526A (ja) 微細パタン形成法
JPS62247064A (ja) 金属被膜の成長方法
JP2000156367A (ja) ドライエッチング方法
JPH0247848B2 (ja)
JPS58110044A (ja) パタ−ン形成方法
JPS63177521A (ja) 半導体装置の製造法
CN113053811A (zh) 阵列基板及其制备方法