JPS61151994A - 薄膜エレクトロルミネセンス素子の製造方法 - Google Patents

薄膜エレクトロルミネセンス素子の製造方法

Info

Publication number
JPS61151994A
JPS61151994A JP59273070A JP27307084A JPS61151994A JP S61151994 A JPS61151994 A JP S61151994A JP 59273070 A JP59273070 A JP 59273070A JP 27307084 A JP27307084 A JP 27307084A JP S61151994 A JPS61151994 A JP S61151994A
Authority
JP
Japan
Prior art keywords
thin film
emitting layer
insulating layer
light
range
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59273070A
Other languages
English (en)
Inventor
英夫 田辺
熊田 政治
浩 川崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Consumer Electronics Co Ltd
Japan Display Inc
Original Assignee
Hitachi Device Engineering Co Ltd
Hitachi Ltd
Hitachi Consumer Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Device Engineering Co Ltd, Hitachi Ltd, Hitachi Consumer Electronics Co Ltd filed Critical Hitachi Device Engineering Co Ltd
Priority to JP59273070A priority Critical patent/JPS61151994A/ja
Publication of JPS61151994A publication Critical patent/JPS61151994A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は交流電界の印加にエフエレクトロルミネセンス
(EL)を呈する薄膜エレクトロルミネセンス素子(以
下薄膜EL素子と称する)の製造方法に関するものでめ
る。
(発明の背景〕 近年、大容量ディスプレイとして、ブラウン管(以下C
RTと称する)が広く用いられているがCRTは真空管
でるるため、大重量で破損の危険性もあり、また奥行き
寸法が大きい、偏向走査歪が避けに<<、さらには数K
V以上の高電圧全必要とするなどの問題がめった。
一方、平面形のディスプレイとじてな、プラズマディス
プレイパネル(以下PDPと称する)の開発が進められ
ているが、PDPはCRTに比較して薄形でsp、a作
電圧も低く、マトリックス形であるため走査歪がないと
いう利点がろるが、ガス放電管でるり、ま九真空管の一
種でるるために重量が大きく、破損の危険性は避けられ
ない。
また、液晶ディスプレイディバイス(以下LCDと称す
る)try、固体素子に近く、動作電圧も数Vないし十
数Vと低いが、応答速度が小さい、動作可能温度範囲が
狭く、さらには受光形デバイスのため表示面が暗いとい
った問題を抱えている。
これに対してELyk:呈する薄膜EL累子を用い次薄
膜ELパネルは、CRTと比較して枢動電圧が低く、ま
fcPDPに比較して重量、大きさ等において優れ、L
CDに比較して動作可能温度範囲が広い等、多くの利点
を有しており、文字、グラフィック表示に対して最適で
ある。
この薄膜EL素子は、例えば硫化亜鉛(ZnS)全母体
とし、これに付活剤としてマンガン(Mn)や希土類化
合物等を添加した発光層の両側るるいは片側に酸化イツ
トリウム(YzOs)や窒化シリコン(SiNx)等の
絶縁層を設け、対向電極でサンドインチ状に挾持した構
成が輝度、寿命等の点で優れている。
図は発光層全絶縁層で挾持させた二重絶縁層構造の薄膜
EL素子の一例を示す要部所面図でるる。
同図において、1にガラス基板、2は醸化インジウム(
InzOs)#るいはインジウムと賜との酸化物(IT
O)等からなる透明電極、3はY!03゜S i Nx
等力・らなる第1の絶縁層、4はMnろるいは希土類化
合物等會添加したZnS発″)’eN、5は2の絶縁層
、6はアルミニウム(A4)等からなる背面電極、Tは
交流電源でるる。
このような構成による薄膜EL素子は、透明電極2と背
面電極6との間に交流電源7により交流電界全印加する
と、約10’V/−程度の高電界により高輝度に発光す
る。このように高輝度を得る友めには極めて高い電界を
必要とする几め、第1、第2の絶縁層3.5は極めて高
い絶縁耐圧をもつことが不可欠でるる。
このように構成される薄膜EL素子において、前述した
絶縁耐圧を大きくする方法としては、各層、特に第1の
絶縁層31発元層4おLび第2の絶縁N45を欠陥のな
い良好な膜質とするヵ為るるいは素子完敗後に絶縁耐圧
を低下させないように素子を処理まfcは保換するかの
2つの方法が考えられる。これらのりも、前者としては
、成膜方法お工び成膜前後の処理に、Cり良好な膜質を
得ることが試みられている。例えば、特公昭59−10
033号公報でに絶縁層の欠陥全除去し、膜質上向上さ
せる方法として絶縁層成膜後、真空雰囲気中において4
00〜600℃で熱処理する方法が提案されている。一
方、後者としては特公昭58−55634号公報では薄
膜EL素子を形成した送元性前面基板と背面板からなる
外囲器内に薄膜EL素子への水分浸入を防止する保護用
流体を注入する方法が提案されている。
〔発明の目的〕
したがって本発明は前述した従来の問題に鑑みてなされ
たものでるり、その目的とするところは、薄膜EL素子
の輝度および寿命が大気中の特に湿気全除去した雰囲気
で安定化処理することにより飛躍的に向上することに着
目して該素子完成後の処理により、高電界印加時の該素
子の特に絶縁層および発光層の不完全さによる破壊を抑
止することができる薄膜EL素子の製造方法を提供する
ことにるる。
〔発明の概要〕
このような目的全達成するために本発明は、薄膜EL素
子完成後に真空中において透明電極と背面電極との間に
交流電界を徐々に印加し安定化させることにエフ、薄膜
EL素子の不完全さによる破壊全抑止し、高輝度および
長寿命を可能にしたものでるる。
〔発明の実施例〕
次に前述した図を用いて本発明の実施例を詳細に説明す
る。
実施例1 図に示すように絶縁性基板として例えばホウケィ酸ガラ
ス基板1を用い、このガラス基板1上に、インジウムと
錫との酸化物をスパッタリングした後、焼成して膜厚約
2000A程度の耐熱性を有する透明電極2全形成する
。次にこの透明電極2上に、基板温度約300℃でY2
O3をEB蒸着により厚さ3000A程度の第1の絶縁
/’!13を形成する。
次にCの第1の絶縁層3上に、付活剤としてMnを約0
.5 wt%加えたZnSの焼結体を材料として基板温
度約250℃でEB蒸着により厚さ約500OA程夏の
発光層4を形成する。その後、真空巾約550℃で2時
間アニール処理を行なって発光#4中のMnの分布の均
一化と各薄膜の欠陥の低減t1″はかる。次にこの発光
14上に、基板温度約300℃でEB蒸着により厚さ約
3000A程度の第2の絶縁/i5t″形成する。最後
にこの第2の絶縁#5上に、アルミニウムを真空蒸着し
て膜厚約2000A程度の背面電極6を形成して積層を
終了する。このようにして形成した薄膜EL素子を、1
×10″〜4〜5×10−7Torr 、望ましくは2
 x 10−5〜IX 10 −4〜5×10−7To
rr の範囲の真空中に保持し、透明電極2と背面電極
6との間に交流電源7により交流電界を印加する。この
場合、印加電圧は5V/hr 〜200V/hr 、 
 望ましくは5V/hr〜50V/hrの範囲の上昇速
度で徐々に増大させ、最終的に約250Vまで電圧全印
加して薄膜EL素子を安定させて完成する。
このようにして安定化された薄膜EL素子は、大気中に
おいて、印71rJ′IL圧約200V程度で長時間に
わたって高輝度で発光を持続させることができ7t。
実権例2 前述した実施例2と同様に構成した薄膜EL累子f:1
XlO’ 〜5xlO−7Torr 、望ましくは2X
10  ’ 〜lXl0  Torrの範囲の真空中で
約200℃程度に加熱保持し、透明電極2と背面電極6
との間に交流電源7により交流電界を印加する。この場
合、印加電圧は5 V/h r〜200V/     
”hr 、  望ましくは5V/hr 〜100V/h
rの範囲の上昇速度で徐々に増大させ、最終的に約25
0V程度まで電圧を印加して薄膜EL素子を安定化させ
る。
このようにして安定化された薄膜EL素子は、大気中に
おいて、印加電圧約200V程度で長時間にわたって高
輝度で発光を持続させることができた。
なお、前述した実施例において、絶縁層はY!Os  
をEB蒸着により形成し次場合について説明したが、本
発明はこの成膜法に限定されるものではなく、スパッタ
リング、イオンブレーティングるるいはプラズマCVD
法等によっても可能で69、またその材料も SiNx
、AtzOs 、Stow* Taxes + TiO
x + Zr0z hるいはSmzOs等でも同等の効
果が得られる。
を比、前述した実施例において、発光層の付活剤UMn
に限定されるものではなく 、TbFs 。
SmF3ろるいはE r F3等の希土類化合物等を用
いても、さらに成膜法もスパッタリング、イオンブレー
ティングるるいはプラズマcvn@を用いても同様の効
果が得られる。
さらに、前述した実施例において、絶縁性基板にホウケ
イ酸ガラスを用いたが、他の透光性絶縁基板でも良く、
また不透明基板上に背面電極側から順次積層した構造で
も同様の効果が得られることは勿論でるる。
〔発明の効果〕
以上説明しfcように本発明によれば、薄膜EL素子完
成後に湿気を完全に除去し之雰囲気中で安定化処理全行
なうことにより、特に絶縁層および発光層に全く悪影響
會与えることなく、安定化が可能となるので、信頼性の
高い高品質、高性能。
長寿命の薄膜EL素子が容易に製造可能となるなどの極
めて優れた効果が得られる。
肉面の簡単な説明 図に二重絶縁層構造の薄膜EL素子を示す要部断面図で
るる。
1・・・・絶縁性基板、2・・・・透明電極、311・
・・第1の絶縁層、4118’11・発光層、5・・赤
・第2の絶縁層、6・・・・背面電極、7代理人   
弁理士 高 橋 明 夫 。

Claims (2)

    【特許請求の範囲】
  1. 1.絶縁性基板上に少なくとも透明電極,第1の絶縁層
    ,発光層,第2の絶縁層および背面電極を設け、前記透
    明電極と背面電極との間に交流電源を接続し、発光層に
    交流電界を印加して発光層を発光させる薄膜エレクトロ
    ルミネセンス素子の製造方法において、前記絶縁性基板
    上に各電極および各層を成膜した後に1×10^−^4
    〜5×10^−^7Torrの範囲の真空中において印
    加電圧を5〜200V/hrの範囲内の上昇速度で印加
    して安定化を行なうことを特徴とした薄膜エレクトロル
    ミネセンス素子の製造方法。
  2. 2.絶縁性基板上に少なくとも透明電極,第1の絶縁層
    ,発光層,第2の絶縁層および背面電極を設け、前記透
    明電極と背面電極との間に交流電源を接続し、発光層に
    交流電界を印加して発光層を発光させる薄膜エレクトロ
    ルミネセンス素子の製造方法において、前記絶縁基板上
    に各電極および各層を成膜した後に1×10^−^4〜
    5×10^−^7Torrの範囲の真空中において10
    0〜250℃の範囲内に加熱保持し、印加電圧を5〜2
    00V/hrの範囲内の上昇速度で印加して安定化を行
    なうことを特徴とした薄膜エレクトロルミネセンス素子
    の製造方法。
JP59273070A 1984-12-26 1984-12-26 薄膜エレクトロルミネセンス素子の製造方法 Pending JPS61151994A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59273070A JPS61151994A (ja) 1984-12-26 1984-12-26 薄膜エレクトロルミネセンス素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59273070A JPS61151994A (ja) 1984-12-26 1984-12-26 薄膜エレクトロルミネセンス素子の製造方法

Publications (1)

Publication Number Publication Date
JPS61151994A true JPS61151994A (ja) 1986-07-10

Family

ID=17522723

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59273070A Pending JPS61151994A (ja) 1984-12-26 1984-12-26 薄膜エレクトロルミネセンス素子の製造方法

Country Status (1)

Country Link
JP (1) JPS61151994A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6366895A (ja) * 1986-09-05 1988-03-25 松下電器産業株式会社 薄膜el素子のエ−ジング方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6366895A (ja) * 1986-09-05 1988-03-25 松下電器産業株式会社 薄膜el素子のエ−ジング方法

Similar Documents

Publication Publication Date Title
JPS59146192A (ja) El素子
JPS5956391A (ja) Elデイスプレイ装置
JP2793102B2 (ja) El素子
JPS61151994A (ja) 薄膜エレクトロルミネセンス素子の製造方法
JPH0156517B2 (ja)
JPS61151995A (ja) 薄膜エレクトロルミネセンス素子
JPS6364294A (ja) 薄膜エレクトロルミネセンス素子
JPS5829880A (ja) 電場発光素子
JPS6364291A (ja) 薄膜エレクトロルミネセンス素子
JPS61151996A (ja) 薄膜エレクトロルミネセンス素子およびその製造方法
JPS6364293A (ja) 薄膜エレクトロルミネセンス素子
JPS62140396A (ja) 透明電極を有するデバイスの製造方法
JPS6124192A (ja) 薄膜エレクトロルミネツセンス素子
JPS6012696A (ja) 薄膜エレクトロルミネツセンス素子
JPS61124095A (ja) 薄膜el素子の製造方法
JPS61267297A (ja) 両面発光体
JPS6147096A (ja) 薄膜el素子の製造方法
JPH01206596A (ja) 薄膜形エレクトロルミネツセンス素子
JPS6314833B2 (ja)
JPS62237694A (ja) 薄膜el素子およびその製造方法
JPS63181296A (ja) 誘電体膜の形成方法
JPS62295393A (ja) 薄膜型el発光素子
JPS60200491A (ja) Elパネル
JPH05234679A (ja) 薄膜発光素子
JPS59154793A (ja) 薄膜el素子