JPS61150435A - データ通信システム - Google Patents
データ通信システムInfo
- Publication number
- JPS61150435A JPS61150435A JP27178584A JP27178584A JPS61150435A JP S61150435 A JPS61150435 A JP S61150435A JP 27178584 A JP27178584 A JP 27178584A JP 27178584 A JP27178584 A JP 27178584A JP S61150435 A JPS61150435 A JP S61150435A
- Authority
- JP
- Japan
- Prior art keywords
- status
- transmission
- data
- reception
- request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
し技術分野」
本発明は伝送制御方式に関し、特にデータ伝送効率の吹
善を図る伝送制御方式に関するものである。
善を図る伝送制御方式に関するものである。
「従来技術」
従来の伝送制御方式は一木の伝送路上でデータもステー
タス情報も伝送するものであった。しかもデータ送信手
続は送＠側の一万的判断により開始されるため、受信側
が送信データを受信できるか否かをその都度調べる必要
かあ一す、伝送路上のデータ利用効率が悪かった。
タス情報も伝送するものであった。しかもデータ送信手
続は送＠側の一万的判断により開始されるため、受信側
が送信データを受信できるか否かをその都度調べる必要
かあ一す、伝送路上のデータ利用効率が悪かった。
Ｌ目的」
本発明は上述した従来技術の欠点に鑑みて成されたもの
であって、その目的とする所は、受信可否状態等を知ら
せるための制御の簡単な専用ステークス伝送手段を設け
ることにより、本来のデータ伝送効率を高めた伝送制御
方式を提案することにある。
であって、その目的とする所は、受信可否状態等を知ら
せるための制御の簡単な専用ステークス伝送手段を設け
ることにより、本来のデータ伝送効率を高めた伝送制御
方式を提案することにある。
Ｌ実施例」
以下、添付図面に従って本発明の実施例を詳細に説明す
る。
る。
第１図は本発明の詳細な説明するためのブロック構成図
である０図において、ｌは各接続装置がステータスを伝
送するステータス伝送路、２は通常のデータを伝送する
データ伝送路、３はデータ送受信可能に構成された汎用
の端末装置（アドレス５ＴＩ）、４はデータ受信専用に
構成されたプリントサーバ（アドレス５Ｔ２）である。
である０図において、ｌは各接続装置がステータスを伝
送するステータス伝送路、２は通常のデータを伝送する
データ伝送路、３はデータ送受信可能に構成された汎用
の端末装置（アドレス５ＴＩ）、４はデータ受信専用に
構成されたプリントサーバ（アドレス５Ｔ２）である。
ステータス伝送路ｌとデータ伝送路２は２木の線が一対
になってバス型ネットワークを構成し、図示し鷺いが、
他にも端、ｌｆ表装置ファイルサー／へ等が接続され、
いわゆるローカルエリアネットワークを構成している。
になってバス型ネットワークを構成し、図示し鷺いが、
他にも端、ｌｆ表装置ファイルサー／へ等が接続され、
いわゆるローカルエリアネットワークを構成している。
端末装置３はキーボードや表示部（図示せず）を含みデ
ータ伝送路２にデータ送信要求の発生する装置である。
ータ伝送路２にデータ送信要求の発生する装置である。
端末装置３において、３１はデータ送受信するデータ送
受信回路、３２はＣ３ＭＡ／ＣＤ方式で目装置ステータ
スを送信し、また他装置からのステータスを受信するス
テータス送受信回路、３３は装置３の主制御を掌るセン
トラルグロセツシングユニット（ＣＰＵ）、３４は第２
図の実施例の制御プログラムを格納しているＲＯＭ、３
５は送受信データやステータス情報を一時的に記憶する
ＲＡＭ、３６はＣＰＵ３３の内部共通パスである。
受信回路、３２はＣ３ＭＡ／ＣＤ方式で目装置ステータ
スを送信し、また他装置からのステータスを受信するス
テータス送受信回路、３３は装置３の主制御を掌るセン
トラルグロセツシングユニット（ＣＰＵ）、３４は第２
図の実施例の制御プログラムを格納しているＲＯＭ、３
５は送受信データやステータス情報を一時的に記憶する
ＲＡＭ、３６はＣＰＵ３３の内部共通パスである。
またＲＡＭ３５において、ＳＴＩ １は目装置（アドレ
ス５ＴＩ）のステータスを記憶するステータスフラグ、
５Ｔ１２は論理的に隣りの装置（アドレス５Ｔ２）から
送られたステータスを記憶するステータスフラグ、以下
、５Ｔ１３．・・・。
ス５ＴＩ）のステータスを記憶するステータスフラグ、
５Ｔ１２は論理的に隣りの装置（アドレス５Ｔ２）から
送られたステータスを記憶するステータスフラグ、以下
、５Ｔ１３．・・・。
５Ｔｌｎまでは同様のステータスフラグである。
プリントサーバ４はデータ受信専用の装置であり、４１
はデータ受信するデータ受信回路、４２はＣ３ＭＡ／Ｃ
Ｄ万式で目装置ステータスを送信するステータス送信回
路、４３はプリントサーバ４の主制御を掌るセントラル
グロセツシグユニット（ＣＰＵＪ 、４４は第３図の実
施例の制御プログラムを格納しているＲＯＭ、４５は受
信データや目装置のステータス情報５Ｔ２２を一時的に
記憶するＲＡＭ、４６はＣＰＵ４３の内部共通パスであ
る。
はデータ受信するデータ受信回路、４２はＣ３ＭＡ／Ｃ
Ｄ万式で目装置ステータスを送信するステータス送信回
路、４３はプリントサーバ４の主制御を掌るセントラル
グロセツシグユニット（ＣＰＵＪ 、４４は第３図の実
施例の制御プログラムを格納しているＲＯＭ、４５は受
信データや目装置のステータス情報５Ｔ２２を一時的に
記憶するＲＡＭ、４６はＣＰＵ４３の内部共通パスであ
る。
以下に実施例の動作を説明する。第２図は端末装置３の
ＣＰＵ３３が実行する送受信制御処理を示すフローチャ
ートである。ステップＳ１では目装置内にステータス送
信要求があるか否かを調べる。目装置が受信可能の状態
から受信不可能の状態に変わったとき、又はその逆のと
き等はその旨を他の装置に伝えるためステータス送信要
求が発生する。ステップＳｌの判別がＹＥＳのときはス
テップＳ２に進み、ステータスフラグ５ＴＩＩの内容に
発信元アドレスＳＴ１を付し、ステータス送信回路３２
に送る。ステップＳ３では自己ステータスをＣＳＭＡ／
ＣＤ刀式でステータス伝送路ｌに送信する。この場合、
ステータス情報に宛先アドレスを付して特定装置宛に送
信しても良いが、通常は一勢送信として目已ステータス
を他の全ての装置に同時に知らせる。ステータス送信は
、最初にステータス伝送路１を占有した装置が世先的に
ステータス伝送するＣ３ＭＡ／ＣＤ方式て、７１ＩＯか
ら、４倍制御が簡単である。またステータス変更が頻繁
でなければＣ３ＭＡ／ＣＤ方式で充分なステータス伝達
効率が得られる。
ＣＰＵ３３が実行する送受信制御処理を示すフローチャ
ートである。ステップＳ１では目装置内にステータス送
信要求があるか否かを調べる。目装置が受信可能の状態
から受信不可能の状態に変わったとき、又はその逆のと
き等はその旨を他の装置に伝えるためステータス送信要
求が発生する。ステップＳｌの判別がＹＥＳのときはス
テップＳ２に進み、ステータスフラグ５ＴＩＩの内容に
発信元アドレスＳＴ１を付し、ステータス送信回路３２
に送る。ステップＳ３では自己ステータスをＣＳＭＡ／
ＣＤ刀式でステータス伝送路ｌに送信する。この場合、
ステータス情報に宛先アドレスを付して特定装置宛に送
信しても良いが、通常は一勢送信として目已ステータス
を他の全ての装置に同時に知らせる。ステータス送信は
、最初にステータス伝送路１を占有した装置が世先的に
ステータス伝送するＣ３ＭＡ／ＣＤ方式て、７１ＩＯか
ら、４倍制御が簡単である。またステータス変更が頻繁
でなければＣ３ＭＡ／ＣＤ方式で充分なステータス伝達
効率が得られる。
ステップＳｌの判別でステータス送信要求でないときは
ステップＳ４に進み、ステータス受信要求か台かを調べ
る。ステータス受信要求はステータス送受信回路３２が
他装置からのステータス信号を受信した時に発生する。
ステップＳ４に進み、ステータス受信要求か台かを調べ
る。ステータス受信要求はステータス送受信回路３２が
他装置からのステータス信号を受信した時に発生する。
ステップＳ４の判別がＹＥＳのときはステップＳ５に進
み、受信したステータステキストから発信元アドレス（
ｉ）を取り出し、受信ステータスをＲＡＭ３５のステー
タスフラグＳＴＩ （ｉ）に格納する。こうすることで
自装置は他の全ての装置の状態をいつでも迅速に知るこ
とができる。
み、受信したステータステキストから発信元アドレス（
ｉ）を取り出し、受信ステータスをＲＡＭ３５のステー
タスフラグＳＴＩ （ｉ）に格納する。こうすることで
自装置は他の全ての装置の状態をいつでも迅速に知るこ
とができる。
尚、伝送路が別個に設けられているから、上述した如く
各装置からのステータスを予めメモリに記憶しないでも
、リアルタイムでステータス応答をする方法でも十分な
効果がある。
各装置からのステータスを予めメモリに記憶しないでも
、リアルタイムでステータス応答をする方法でも十分な
効果がある。
ステップＳ４の判別でステータス受＠要求でないときは
ステップＳ６に進み、データ送＠要求か否かを調べる。
ステップＳ６に進み、データ送＠要求か否かを調べる。
テーク送信要求は目装置内に送信テークがある場合に発
生する。ステップＳ６の判別がＹＥＳのときはステップ
Ｓ７に進み、ステータスフラグＳＴＩ （ｉ）の内容を
調べる。送信宛先の装置アドレス（ｉ）が受信可能状態
か否かを知るためである。５Ｔｌ（ｉ）が論理１のとき
は受信可能であることを示し、処理はステップＳ８に進
んで送信データをテーク送信回路３１に送る。この場合
のテーク伝送方式はＣＳＭＡ／ＣＤ方式でも良いが、他
にトークン方式でも艮い、トラフィックの量に応じ、最
適な伝送方式を採用する。またステップＳ７でステータ
スフラグ５ＴＩ（ｉ）が論理０のときは受信不可能であ
るため、データ送信しないで処理を抜け、送信要求を発
生した処理（不図示）にその旨を知らせる。
生する。ステップＳ６の判別がＹＥＳのときはステップ
Ｓ７に進み、ステータスフラグＳＴＩ （ｉ）の内容を
調べる。送信宛先の装置アドレス（ｉ）が受信可能状態
か否かを知るためである。５Ｔｌ（ｉ）が論理１のとき
は受信可能であることを示し、処理はステップＳ８に進
んで送信データをテーク送信回路３１に送る。この場合
のテーク伝送方式はＣＳＭＡ／ＣＤ方式でも良いが、他
にトークン方式でも艮い、トラフィックの量に応じ、最
適な伝送方式を採用する。またステップＳ７でステータ
スフラグ５ＴＩ（ｉ）が論理０のときは受信不可能であ
るため、データ送信しないで処理を抜け、送信要求を発
生した処理（不図示）にその旨を知らせる。
ステップＳ６の判別でテーク送信要求でないときはステ
ップＳ９に進み、データ受信要求か否かを判別する。デ
ータ受信要求はデータ受信回路３１が自己宛の送信デー
タを受信したとＳに発生する。ステップＳ９の判別がＹ
ＥＳのときはステップＳＩＯに進み、受信テークを受信
バッファに転送する。またステップＳ９の判別でデータ
受信要求でもないときは処理を抜け、再び送受信ＷＪＪ
１１処理に入力する。
ップＳ９に進み、データ受信要求か否かを判別する。デ
ータ受信要求はデータ受信回路３１が自己宛の送信デー
タを受信したとＳに発生する。ステップＳ９の判別がＹ
ＥＳのときはステップＳＩＯに進み、受信テークを受信
バッファに転送する。またステップＳ９の判別でデータ
受信要求でもないときは処理を抜け、再び送受信ＷＪＪ
１１処理に入力する。
第３図はプリントサーバ４のＣＰＵ４３が実行する受＠
制御処理を示すフローチャートである。
制御処理を示すフローチャートである。
ステップＳ２１では目装置内にステータス送信要求があ
るか否かを調べる。自装置が受信ｆｆＪ能の状態から受
信不可能の状態に変わったと５、又はその逆のとき等は
その旨を他の装置に伝えるためステータス送＠要求が発
生する。ステップ５２１の判別がＹＥＳのときはステッ
プＳ２２に進み、ステータスフラグ５Ｔ２２の内容に発
信元アドレスＳＴ２を付し、ステータス送信回路４２に
送る。
るか否かを調べる。自装置が受信ｆｆＪ能の状態から受
信不可能の状態に変わったと５、又はその逆のとき等は
その旨を他の装置に伝えるためステータス送＠要求が発
生する。ステップ５２１の判別がＹＥＳのときはステッ
プＳ２２に進み、ステータスフラグ５Ｔ２２の内容に発
信元アドレスＳＴ２を付し、ステータス送信回路４２に
送る。
ステップ３２３では自己ステータスをＣＳ ＭＡ／ＣＤ
方式でステータス伝送路１に送信する。この場合、ステ
ータス情報に宛先アドレスを付して特定装置宛に送信し
ても良いが、通常は一勢送信として自己ステータスを他
の全ての装置に同時に知らせる。
方式でステータス伝送路１に送信する。この場合、ステ
ータス情報に宛先アドレスを付して特定装置宛に送信し
ても良いが、通常は一勢送信として自己ステータスを他
の全ての装置に同時に知らせる。
ステップＳ２１の判別でステータス送信要求でないとき
はステップＳ２４に進み、データ受信要求か否かを判別
する。データ受信要求はデータ受信回路４１が自己宛の
送信データを受信したとＳに発生する。ステップＳ２４
の判別がＹＥＳのときはステップＳ２５に進み、受信デ
ータを受信八ツファに転送する。またステップＳ２４の
判別でデータ受信要求でもないときは処理を抜け、再び
受信制御処理に入力する。
はステップＳ２４に進み、データ受信要求か否かを判別
する。データ受信要求はデータ受信回路４１が自己宛の
送信データを受信したとＳに発生する。ステップＳ２４
の判別がＹＥＳのときはステップＳ２５に進み、受信デ
ータを受信八ツファに転送する。またステップＳ２４の
判別でデータ受信要求でもないときは処理を抜け、再び
受信制御処理に入力する。
Ｌ効果」
以上述べた如く本発明によれば、受信可否状態等を知ら
せるための専用ステータス伝送手段を設けることにより
、各装置はデータ伝送と無関係に他装置の状態を迅速か
つ正確に知れる。従って、従来のように受信不能装置に
データ送信手続を試みてしまうようなことがないから無
駄な伝送手続がなくなり、本来のデータ伝送効率が高ま
る。
せるための専用ステータス伝送手段を設けることにより
、各装置はデータ伝送と無関係に他装置の状態を迅速か
つ正確に知れる。従って、従来のように受信不能装置に
データ送信手続を試みてしまうようなことがないから無
駄な伝送手続がなくなり、本来のデータ伝送効率が高ま
る。
また、ステータス伝送方式はＣ３ＭＡ／ＣＤ方式である
から伝送制御が簡単であり、しかもステータス送信要求
が発生すると直ちにステータス伝送できるからステータ
ス変更がｉｊｌ！！速に伝わる。
から伝送制御が簡単であり、しかもステータス送信要求
が発生すると直ちにステータス伝送できるからステータ
ス変更がｉｊｌ！！速に伝わる。
第１図は本発明の詳細な説明するためのブロック構成図
、 第２図は端末装置のＣＰＵが実行する送受信制御処理を
示すフロ−チャート。 ＄３図はプリントサーへのＣＰＵが実行する受信制御処
理を示すフローチャートである。 ここで、ｌ・・・ステータス伝送路、２・・・データ伝
送路、３・・・端末装置、４・・・プリントサーバであ
る。
、 第２図は端末装置のＣＰＵが実行する送受信制御処理を
示すフロ−チャート。 ＄３図はプリントサーへのＣＰＵが実行する受信制御処
理を示すフローチャートである。 ここで、ｌ・・・ステータス伝送路、２・・・データ伝
送路、３・・・端末装置、４・・・プリントサーバであ
る。
Claims (1)
- データ伝送をするデータ伝送路と、ステータス伝送をす
るステータス伝送路を有し、各接続装置は前記ステータ
ス伝送路を介してＣＳＭＡ／ＣＤ方式でステータス伝送
することを特徴とする伝送制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59271785A JPH0620201B2 (ja) | 1984-12-25 | 1984-12-25 | データ通信システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59271785A JPH0620201B2 (ja) | 1984-12-25 | 1984-12-25 | データ通信システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61150435A true JPS61150435A (ja) | 1986-07-09 |
| JPH0620201B2 JPH0620201B2 (ja) | 1994-03-16 |
Family
ID=17504810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59271785A Expired - Lifetime JPH0620201B2 (ja) | 1984-12-25 | 1984-12-25 | データ通信システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0620201B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01160132A (ja) * | 1987-12-16 | 1989-06-23 | Matsushita Electric Ind Co Ltd | ２線バス形時分割多重伝送方法 |
| US6903832B2 (en) | 1996-08-23 | 2005-06-07 | Canon Kabushiki Kaisha | Output control apparatus, output control method and memory medium storing program readable by computer |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58159036A (ja) * | 1982-03-17 | 1983-09-21 | Nec Corp | Ｃｓｍａ用衝突検出装置 |
| JPS58215146A (ja) * | 1982-06-08 | 1983-12-14 | Nec Corp | ロ−カル・ネツトワ−ク通信方式 |
| JPS59117353A (ja) * | 1982-12-23 | 1984-07-06 | Nec Corp | バス構成の通信システム |
-
1984
- 1984-12-25 JP JP59271785A patent/JPH0620201B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58159036A (ja) * | 1982-03-17 | 1983-09-21 | Nec Corp | Ｃｓｍａ用衝突検出装置 |
| JPS58215146A (ja) * | 1982-06-08 | 1983-12-14 | Nec Corp | ロ−カル・ネツトワ−ク通信方式 |
| JPS59117353A (ja) * | 1982-12-23 | 1984-07-06 | Nec Corp | バス構成の通信システム |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01160132A (ja) * | 1987-12-16 | 1989-06-23 | Matsushita Electric Ind Co Ltd | ２線バス形時分割多重伝送方法 |
| US6903832B2 (en) | 1996-08-23 | 2005-06-07 | Canon Kabushiki Kaisha | Output control apparatus, output control method and memory medium storing program readable by computer |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0620201B2 (ja) | 1994-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5187708A (en) | Communication device for layered protocols | |
| JP2005159568A (ja) | ゲートウェイ装置 | |
| JPS6163139A (ja) | 通信プロトコル制御装置 | |
| JPS61150435A (ja) | データ通信システム | |
| JPS6236940A (ja) | 自動車内デ−タ通信装置 | |
| JPS61150436A (ja) | 伝送制御方式 | |
| JPH09269936A (ja) | リモートリード処理方法およびその装置 | |
| CN111988081A (zh) | 一种激光雷达数据的冗余处理方法及系统 | |
| JP2710423B2 (ja) | オンラインアプリケーションプログラム間通信方式 | |
| JPH0234518B2 (ja) | ||
| JPH03201741A (ja) | 伝送回路の送信要求応答方法 | |
| JPH0588020B2 (ja) | ||
| KR20000027893A (ko) | Hdlc 통신로로 연결된 두 프로세서간 패킷전송방법 | |
| JP4007211B2 (ja) | 通信コントローラ、通信システム | |
| JP2573790B2 (ja) | 転送制御装置 | |
| JPH0365702B2 (ja) | ||
| JPH0561820B2 (ja) | ||
| JPH086912A (ja) | プロセッサ間通信方法及び装置 | |
| JPH0589068A (ja) | 異機種計算機間通信方式 | |
| JPS6074848A (ja) | シリアルデ−タ転送方式 | |
| JPH10207829A (ja) | バスコントローラ | |
| JPH03178234A (ja) | 二重化伝送路の伝送方式 | |
| JPS6039951A (ja) | ロ−カル・エリア・ネツトワ−ク | |
| JPS6055463A (ja) | マルチプロセツサシステム | |
| JPS60257638A (ja) | デ−タ伝送方式 |