JPS61150270A - 半導体集積回路装置及びその製造方法 - Google Patents
半導体集積回路装置及びその製造方法Info
- Publication number
- JPS61150270A JPS61150270A JP27240784A JP27240784A JPS61150270A JP S61150270 A JPS61150270 A JP S61150270A JP 27240784 A JP27240784 A JP 27240784A JP 27240784 A JP27240784 A JP 27240784A JP S61150270 A JPS61150270 A JP S61150270A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline
- polycrystalline silicon
- film
- contact hole
- contact holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 40
- 238000005530 etching Methods 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 2
- 238000000992 sputter etching Methods 0.000 abstract description 6
- 239000000758 substrate Substances 0.000 abstract description 5
- 239000012535 impurity Substances 0.000 abstract description 4
- 230000010354 integration Effects 0.000 abstract description 4
- 238000009413 insulation Methods 0.000 abstract description 3
- 229910052782 aluminium Inorganic materials 0.000 abstract description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 2
- 239000011229 interlayer Substances 0.000 abstract description 2
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路装置及びその製造方法に関し、
特に、半導体集積回路のコンタクト穴の構造及びその製
造方法に関する。
特に、半導体集積回路のコンタクト穴の構造及びその製
造方法に関する。
半導体集積回路装置の通常の製造方法は、偵えばMOS
型の半導体集積回路は第3図(al〜(C1および第4
図に示す方法で製造することができる。
型の半導体集積回路は第3図(al〜(C1および第4
図に示す方法で製造することができる。
まず、第3図(a)に示すように、シリコン基板10表
面上に選択酸化法により厚さ1μtn程度のフィールド
酸化膜2を形成し、将来MO8FETを形成する領域に
はゲート酸化膜3を形成する。
面上に選択酸化法により厚さ1μtn程度のフィールド
酸化膜2を形成し、将来MO8FETを形成する領域に
はゲート酸化膜3を形成する。
次に、第3図(b)に示すように、ゲー)’tt&4及
び配線5に用いられる厚さ0.5μm程度の多結晶シリ
コンを形成した後、シリコン基板と1反対の導電型を持
つ不純物をドープしてソース及びドレイン6を形成する
。しかる後、金属配線との間の絶縁を保つために、厚さ
0.5〜1.0μm程度のガラスを含む絶縁膜7(以後
ガラス膜と記す)を形成する。ガラス膜7の高温での流
動砂により、多結晶シリコン端の急峻ガ段差は図示され
ているように軽減され、後に形成する金属配線に断線が
生じないようにしている。
び配線5に用いられる厚さ0.5μm程度の多結晶シリ
コンを形成した後、シリコン基板と1反対の導電型を持
つ不純物をドープしてソース及びドレイン6を形成する
。しかる後、金属配線との間の絶縁を保つために、厚さ
0.5〜1.0μm程度のガラスを含む絶縁膜7(以後
ガラス膜と記す)を形成する。ガラス膜7の高温での流
動砂により、多結晶シリコン端の急峻ガ段差は図示され
ているように軽減され、後に形成する金属配線に断線が
生じないようにしている。
次に、ソース、ドレインなどの領域へコンタクトをとる
ためコンタクト穴があけられ金属配線を施すことにより
半導体集積回路を形成することができる。
ためコンタクト穴があけられ金属配線を施すことにより
半導体集積回路を形成することができる。
・ 〔発明が解決しようとする問題点〕第3図(c)及
び第4図は第3図(b)の状態から出発してコンタクト
穴を形成し、これに金属配線を施した状態を示している
。
び第4図は第3図(b)の状態から出発してコンタクト
穴を形成し、これに金属配線を施した状態を示している
。
第3図(C)においては、絶&膜7にイオンエツチング
等の異方性エツチングにより穴をあけ、金属配線を施し
たもので、所望寸法通りのコンタクト孔8が得られるが
、穴のふちの急峻な段差のために、厚さが1μm程度の
金属配線9は図示のように断線してしまう。
等の異方性エツチングにより穴をあけ、金属配線を施し
たもので、所望寸法通りのコンタクト孔8が得られるが
、穴のふちの急峻な段差のために、厚さが1μm程度の
金属配線9は図示のように断線してしまう。
この断線を避けるために、従来は、HF等による等方的
なウェットエッチないしは、ウェットエッチとイオンエ
ッチを併用して第4図に示す如く、コンタクト穴8を形
成していた。この方法により、コンタクト穴のふちKh
[tのようなテーバが形成されるので金属配線9には確
かに断線は生じない。
なウェットエッチないしは、ウェットエッチとイオンエ
ッチを併用して第4図に示す如く、コンタクト穴8を形
成していた。この方法により、コンタクト穴のふちKh
[tのようなテーバが形成されるので金属配線9には確
かに断線は生じない。
しかしながら、この従来法では、コンタクト穴の下側周
囲の直径はマスク設計寸法通りの大きさで形成されるか
上側周囲の直径は、第4図のように2倍程度に拡大する
。サイドエッチのばらつきも太きい。通常、コンタクト
穴のマスク設計寸法はコンタクトの導電性により規定さ
れる寸法よりも大きく、リソグラフィー技術が許容する
最小寸法で規定されているから、電気的には不必要にも
かかわらず、コンタクト穴のために最小可能寸法の4倍
程度の面積を費やすことになる。
囲の直径はマスク設計寸法通りの大きさで形成されるか
上側周囲の直径は、第4図のように2倍程度に拡大する
。サイドエッチのばらつきも太きい。通常、コンタクト
穴のマスク設計寸法はコンタクトの導電性により規定さ
れる寸法よりも大きく、リソグラフィー技術が許容する
最小寸法で規定されているから、電気的には不必要にも
かかわらず、コンタクト穴のために最小可能寸法の4倍
程度の面積を費やすことになる。
このため、従来法では、下記のような欠点が生じている
。
。
(1)大きな面積のコンタクト穴がはみ出さないように
するため、ソース及びドレインの面積を大きくせざるを
得ない。そのため、ドレインジャンクシソンの容量が大
きくなり集積回路装置のらない。これらの結果として、
回路の集積度を上げるための障害となっている。
するため、ソース及びドレインの面積を大きくせざるを
得ない。そのため、ドレインジャンクシソンの容量が大
きくなり集積回路装置のらない。これらの結果として、
回路の集積度を上げるための障害となっている。
本発明は、上記した従来の欠点を除去し、小さなコンタ
クト穴と断線の無い金属配線が実現でき高集積化と高速
動作化が達成できる半導体集積回路装置及びその製造方
法を提供することを目的とする。
クト穴と断線の無い金属配線が実現でき高集積化と高速
動作化が達成できる半導体集積回路装置及びその製造方
法を提供することを目的とする。
本発明の第1の発明の半導体集権回路装置は、穴の周囲
から内側に向って厚さが薄くなる多結晶シリコンを内部
にもったコンタクト穴を有することにより構成される。
から内側に向って厚さが薄くなる多結晶シリコンを内部
にもったコンタクト穴を有することにより構成される。
また、本発明の第2の発明の半導体集積回路装置の製造
方法は、絶縁膜に異方性エツチングによりコンタクト穴
を形成する工程と、厚さ3000〜15000大の多結
晶シリコン膜を被着する工程と、核多結晶シリコン膜を
異方性エツチングし、コンタクト穴の段差内包1」にテ
ーバのついた多結晶シリコンを残す工程とを有すること
により構成される。
方法は、絶縁膜に異方性エツチングによりコンタクト穴
を形成する工程と、厚さ3000〜15000大の多結
晶シリコン膜を被着する工程と、核多結晶シリコン膜を
異方性エツチングし、コンタクト穴の段差内包1」にテ
ーバのついた多結晶シリコンを残す工程とを有すること
により構成される。
以下、本発明の実施例について、図面を参照して説明す
る。第1図(a)〜(C)Fi本発明の一実施例を説明
するために工程順に示した断面図である。
る。第1図(a)〜(C)Fi本発明の一実施例を説明
するために工程順に示した断面図である。
先ず、すでに従来例の第3図(a) 、 (b)に示し
た工程により第3図(b)の構造を形成する。図におい
て1はシリコン基板、2はフィールド酸化膜、3はゲー
ト酸化膜、4はゲート多結晶シリコン、5は多結晶シリ
コン配線、6はソース・ドレイン、7は層間絶縁膜であ
る。
た工程により第3図(b)の構造を形成する。図におい
て1はシリコン基板、2はフィールド酸化膜、3はゲー
ト酸化膜、4はゲート多結晶シリコン、5は多結晶シリ
コン配線、6はソース・ドレイン、7は層間絶縁膜であ
る。
次に、第1図(a)に示すよ5に、イオンエツチングに
よりコンタクト穴8を形成し、次いで、CVD法により
厚さ0.3〜1.5μmの多結晶シリコン膜11を形成
する。
よりコンタクト穴8を形成し、次いで、CVD法により
厚さ0.3〜1.5μmの多結晶シリコン膜11を形成
する。
次に、第1図rb)rc示すように、多結晶シリコン膜
11にイオンエツチングを施すと、エツチング線上から
下へ進行するから、コンタクト穴8の急峻な段差での多
結晶シリコンは、図示のようにテーバ12のついた形状
で残る。しかる彼、この多結晶シリコンを含むコンタク
ト部に所望の不純物をドープする。なお不純物ドープは
多結晶シリコンのイオンエツチングの前に実施してもよ
い。
11にイオンエツチングを施すと、エツチング線上から
下へ進行するから、コンタクト穴8の急峻な段差での多
結晶シリコンは、図示のようにテーバ12のついた形状
で残る。しかる彼、この多結晶シリコンを含むコンタク
ト部に所望の不純物をドープする。なお不純物ドープは
多結晶シリコンのイオンエツチングの前に実施してもよ
い。
次に、第1図(clに示すように、アルミニウム等の金
属配線13を形成すれば、テーパのついた多結晶シリコ
ン12が有るので、コンタクト穴での断線を生ずること
はない。
属配線13を形成すれば、テーパのついた多結晶シリコ
ン12が有るので、コンタクト穴での断線を生ずること
はない。
また、金属配I%!13とソース及びドレイン6等との
コンタクトのオーミック性を高めるためのアロイ反応に
於いては、テーパのついた多結晶シリコン12か反応材
料として供給さするので、アロイ反応の下941.への
進行が抑制されるからアロイスパイクの防止に役立つ。
コンタクトのオーミック性を高めるためのアロイ反応に
於いては、テーパのついた多結晶シリコン12か反応材
料として供給さするので、アロイ反応の下941.への
進行が抑制されるからアロイスパイクの防止に役立つ。
第2図(a) 、 (b) 、 (clは本発明におい
て段差に対する多結晶シリコン膜厚の関係かテーパ多結
晶シリコンの形に及はす影響を説明するための説明図で
ある。
て段差に対する多結晶シリコン膜厚の関係かテーパ多結
晶シリコンの形に及はす影響を説明するための説明図で
ある。
第2図(alは段差に対し多結晶シリコン族が薄過ぎる
場合であり、テーパは急峻となりテーパの効果はない。
場合であり、テーパは急峻となりテーパの効果はない。
これに対し第2図Φ)は段差と多結晶シリコン膜厚が同
等である場合を示しており、テーパ角度はほぼ45度と
なり効果が犬である。
等である場合を示しており、テーパ角度はほぼ45度と
なり効果が犬である。
また、第2図(C)は段差に対し多結晶シリコン膜厚が
厚過ぎる場合の例で穴が埋まってしまう。
厚過ぎる場合の例で穴が埋まってしまう。
以上のように段差とこれに付着させる多結晶シリコン膜
厚の関係がテーパ多結晶シリコンの形に深い関係を持つ
ことから、多結晶シリコンの厚さの下限はテーパの効果
が無くなることで決まり、上限は穴が多結晶シリコンで
埋まってしまうことで決る。
厚の関係がテーパ多結晶シリコンの形に深い関係を持つ
ことから、多結晶シリコンの厚さの下限はテーパの効果
が無くなることで決まり、上限は穴が多結晶シリコンで
埋まってしまうことで決る。
第2図(C)に示すように、平均傾斜角をθ、多結晶シ
リコンの幅をaとすると、tanθ=段差/多結晶シリ
コンの幅(a)の関係が成立する。通常コンタクト穴の
段差(ガラス族の厚さ)は0.5〜1μmであるため、
テーパ角を30〜60度範囲にするためには多結晶シリ
コン膜の厚さ社3000〜15000Aの範囲になけれ
はならないということがわかる。
リコンの幅をaとすると、tanθ=段差/多結晶シリ
コンの幅(a)の関係が成立する。通常コンタクト穴の
段差(ガラス族の厚さ)は0.5〜1μmであるため、
テーパ角を30〜60度範囲にするためには多結晶シリ
コン膜の厚さ社3000〜15000Aの範囲になけれ
はならないということがわかる。
以上説明したように、本発明によれは、寸法コントロー
ル性の優れた異方性エツチングを用いて小さなコンタク
ト穴と断線の無い金属配線を実現することができ、集積
回路装置の高集積化と高速動作化に寄与することができ
る。
ル性の優れた異方性エツチングを用いて小さなコンタク
ト穴と断線の無い金属配線を実現することができ、集積
回路装置の高集積化と高速動作化に寄与することができ
る。
第1図(a)〜(C)は本発明の一実施例を説明するた
めに工程順に示した断面図、第2図(al〜(C)は本
発明における段差に対する多結晶シリコン膜厚がテーパ
多結晶シリコンの形状に及はす影響を説明するための模
式的断面図、第3図(al〜(C1は従来法によりコン
タクト穴を形成し金属配線を施こした半導体集積回路装
置及びその製造方法を説明するために工程順に示した断
面図、第4図は従来の他の一例の断面図である。 1・・・・・・シリコン基板、2・・・・・・フィール
ド酸化膜、3・・・・・・ゲート酸化膜、4・・・・・
・ゲート多結晶シリコン、5・・・・・・多結晶シリコ
ン配線、6・・・・・・ソース及びドレイン、7・・・
・・・隔間絶縁膜、8・・・・・・コンタクト孔、9,
13・・・・・・金属配線、11.12・・・・・・多
結晶シリコン。
めに工程順に示した断面図、第2図(al〜(C)は本
発明における段差に対する多結晶シリコン膜厚がテーパ
多結晶シリコンの形状に及はす影響を説明するための模
式的断面図、第3図(al〜(C1は従来法によりコン
タクト穴を形成し金属配線を施こした半導体集積回路装
置及びその製造方法を説明するために工程順に示した断
面図、第4図は従来の他の一例の断面図である。 1・・・・・・シリコン基板、2・・・・・・フィール
ド酸化膜、3・・・・・・ゲート酸化膜、4・・・・・
・ゲート多結晶シリコン、5・・・・・・多結晶シリコ
ン配線、6・・・・・・ソース及びドレイン、7・・・
・・・隔間絶縁膜、8・・・・・・コンタクト孔、9,
13・・・・・・金属配線、11.12・・・・・・多
結晶シリコン。
Claims (1)
- (1)穴の周囲から内側に向って厚さが薄くなる多結晶
シリコンを内部にもったコンタクト穴を有することを特
徴とする半導体集積回路装置。(2)絶縁膜に異方性エ
ッチングによりコンタクト穴を形成する工程と、厚さ3
000〜15000Åの多結晶シリコン膜を被着する工
程と、該多結晶シリコン膜を異方性エッチングし、コン
タクト穴の段差内側にテーパのついた多結晶シリコンを
残す工程とを有することを特徴とする半導体集積回路装
置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27240784A JPS61150270A (ja) | 1984-12-24 | 1984-12-24 | 半導体集積回路装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27240784A JPS61150270A (ja) | 1984-12-24 | 1984-12-24 | 半導体集積回路装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61150270A true JPS61150270A (ja) | 1986-07-08 |
Family
ID=17513467
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27240784A Pending JPS61150270A (ja) | 1984-12-24 | 1984-12-24 | 半導体集積回路装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61150270A (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5893255A (ja) * | 1981-11-30 | 1983-06-02 | Toshiba Corp | 半導体装置の製造方法 |
JPS5993255A (ja) * | 1982-11-16 | 1984-05-29 | Citizen Watch Co Ltd | 工具の自動補正方法 |
-
1984
- 1984-12-24 JP JP27240784A patent/JPS61150270A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5893255A (ja) * | 1981-11-30 | 1983-06-02 | Toshiba Corp | 半導体装置の製造方法 |
JPS5993255A (ja) * | 1982-11-16 | 1984-05-29 | Citizen Watch Co Ltd | 工具の自動補正方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0348046A2 (en) | Method of producing a semiconductor device | |
US4446613A (en) | Integrated circuit resistor and method of fabrication | |
JPH0449777B2 (ja) | ||
US4713356A (en) | Manufacturing MOS semiconductor device with planarized conductive layer | |
JPS63258021A (ja) | 接続孔の形成方法 | |
JPH05206451A (ja) | Mosfetおよびその製造方法 | |
JP3065525B2 (ja) | 半導体素子の配線形成方法 | |
JPH1187490A (ja) | 半導体装置およびその製造方法 | |
JPS61150270A (ja) | 半導体集積回路装置及びその製造方法 | |
JPS5923544A (ja) | 半導体装置の製造方法 | |
JP2790388B2 (ja) | 半導体装置の製造方法 | |
JP3190144B2 (ja) | 半導体集積回路の製造方法 | |
JPS62224077A (ja) | 半導体集積回路装置 | |
JPH045823A (ja) | 半導体装置及びその製造方法 | |
JP2709200B2 (ja) | 半導体装置の製造方法 | |
JPS58199536A (ja) | 半導体装置 | |
JPS59149030A (ja) | 半導体装置の製造法 | |
JPH0429354A (ja) | 半導体集積回路装置の製造方法 | |
JP2720657B2 (ja) | 半導体装置及びその製造方法 | |
JPS5943832B2 (ja) | 半導体装置の製造方法 | |
JPH1126756A (ja) | 半導体装置の製造方法 | |
JPS59168671A (ja) | 半導体装置の製造方法 | |
JPS621243A (ja) | 半導体装置の製造方法 | |
JPS6070763A (ja) | 半導体装置ならびにその製造方法 | |
JPS60175455A (ja) | 絶縁ゲ−ト形半導体装置の製造方法 |