JPS59168671A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS59168671A JPS59168671A JP4255483A JP4255483A JPS59168671A JP S59168671 A JPS59168671 A JP S59168671A JP 4255483 A JP4255483 A JP 4255483A JP 4255483 A JP4255483 A JP 4255483A JP S59168671 A JPS59168671 A JP S59168671A
- Authority
- JP
- Japan
- Prior art keywords
- grown
- thickness
- selectively
- openings
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000012535 impurity Substances 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 230000005669 field effect Effects 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 14
- 229910052710 silicon Inorganic materials 0.000 abstract description 10
- 239000010703 silicon Substances 0.000 abstract description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 6
- 230000010354 integration Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 abstract description 4
- 238000009792 diffusion process Methods 0.000 abstract description 3
- 239000011229 interlayer Substances 0.000 abstract description 3
- 238000001259 photo etching Methods 0.000 abstract 2
- 238000005229 chemical vapour deposition Methods 0.000 abstract 1
- 238000005566 electron beam evaporation Methods 0.000 abstract 1
- 229910052782 aluminium Inorganic materials 0.000 description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 10
- 238000001039 wet etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、半導体装置の製造方法に係り、特に半縛体
集積回路の製造方法に関する。
集積回路の製造方法に関する。
第１図に従来の絶縁ゲート型電界効果トランジスタの断
面図を示す。１０１ は−導電型のシリコン基板、１０
２は選択的に成長させたフィールド酸化膜、Ｊ０３はゲ
ート酸化膜、１０４は多結晶シリコンゲート電極、１０
５及び】０６はソース・ドレイン不純物領域、１０７は
絶縁膜、１０８ ｉｊニアルミニウム配線電極である。
面図を示す。１０１ は−導電型のシリコン基板、１０
２は選択的に成長させたフィールド酸化膜、Ｊ０３はゲ
ート酸化膜、１０４は多結晶シリコンゲート電極、１０
５及び】０６はソース・ドレイン不純物領域、１０７は
絶縁膜、１０８ ｉｊニアルミニウム配線電極である。
１０７ の絶縁膜は多結晶シリコンゲート電極及び、ソ
ース・ドレイン不純物領域を形成しｆｃ後に半導体基板
上に形成した絶縁膜で１．０〜１．５μｍ程度付着され
る。しかる後、コンタクト部に開口を形成し、アルミニ
ウム配線電極が形成される。この時、絶縁膜が厚いので
、開口部は急峻となシ、アルミニウム配線電極は、段差
部で不均一となり配線の段切れ問題が発生する。このた
め従来の開口部では、段差をやわらげるため、ウェット
エツチング等の等方性エツチングを施し、開口部上部を
除去し、広げる方法が行なわれて＠た。しかしこの方法
では、集積度を向上させた場合、ウェットエツチングに
よシ、開口部上部を広げた時、多結晶シリコンゲーＦ電
極が露出し、アルミ、ニウム配線電極とショートすると
いう問題が生じまた、開口部とアルミニラム配線箱、極
のオーバラップ部分も太きくなるという問題があっに０ 本発明は、以上の問題に対処し７てなされたもので配線
の段切れを少くシ、信頼性の優れたしかも集積度の向上
した半導体装置を提供することにある。
ース・ドレイン不純物領域を形成しｆｃ後に半導体基板
上に形成した絶縁膜で１．０〜１．５μｍ程度付着され
る。しかる後、コンタクト部に開口を形成し、アルミニ
ウム配線電極が形成される。この時、絶縁膜が厚いので
、開口部は急峻となシ、アルミニウム配線電極は、段差
部で不均一となり配線の段切れ問題が発生する。このた
め従来の開口部では、段差をやわらげるため、ウェット
エツチング等の等方性エツチングを施し、開口部上部を
除去し、広げる方法が行なわれて＠た。しかしこの方法
では、集積度を向上させた場合、ウェットエツチングに
よシ、開口部上部を広げた時、多結晶シリコンゲーＦ電
極が露出し、アルミ、ニウム配線電極とショートすると
いう問題が生じまた、開口部とアルミニラム配線箱、極
のオーバラップ部分も太きくなるという問題があっに０ 本発明は、以上の問題に対処し７てなされたもので配線
の段切れを少くシ、信頼性の優れたしかも集積度の向上
した半導体装置を提供することにある。
この発頭は、絶縁ゲート型電界効果トランジスタを有す
る半導体４ζｔδの製造方法において、−導電型の半導
体基板に選択的に設けられた逆導電型の不純物領域に、
金属配線を接続するために、絶縁膜の開口を形成した後
開口内部に露出した前記半導体基板上に逆導電型の不純
物を添加した半導体を選択的に成長させることを特徴と
する。
る半導体４ζｔδの製造方法において、−導電型の半導
体基板に選択的に設けられた逆導電型の不純物領域に、
金属配線を接続するために、絶縁膜の開口を形成した後
開口内部に露出した前記半導体基板上に逆導電型の不純
物を添加した半導体を選択的に成長させることを特徴と
する。
以下この発明の具体的な実施例について図面を参照し説
明する。
明する。
第２図（ａ）、 （ｂ）ば、本発明の一実施例による半
導体装１１′−１の製造方法を示す工程断面図である。
導体装１１′−１の製造方法を示す工程断面図である。
Ｐ型シリコン基板２０１ に選択的にフィールド酸化
膜２０２を１μｍ成長させ、活性領域にｕ：ｉｏｏ。
膜２０２を１μｍ成長させ、活性領域にｕ：ｉｏｏ。
Ａのゲート２化膜２０３を成長させる。その上にＮ型不
純物を拡散した多結晶シリコンを成長させ写兵ｎ１ハ刻
法により、ゲート電極２０４ を形成する。
純物を拡散した多結晶シリコンを成長させ写兵ｎ１ハ刻
法により、ゲート電極２０４ を形成する。
次に、Ｎ型不純物拡散層２０５．２０６を＋２、合深さ
０．５μｍ で形成する。しかる後に、層間絶縁膜とし
てｌ、ＱμｍのＰＳＣ３ｐ２０７ をＣＶ Ｉ）法によ
り、成長させ、写真４蝕刻法によシ、トロ２０８，２０
９を形成する。（第２図（ａ）） 次に選択エピタキシャル成長法により、開口、２０８．
２０９のシリコン基Ａｌｒ上Ｋが択的にＮ型不純物を添
加したシリコン２１０，２１１を成長させる。このシリ
コン２１０．２１１けＰＳＧ膜２０７の膜〜と回程用、
この場合、１．０μｍ程度成長させる。次に、、 １
．０μｍのアルミニウムを市、子ビーム蒸着法により被
着し、アルミニウム配線丸棒２１２．２１３を形成して
児Ｒ゛する。（す２図（らっこのようにしてタナらｆ′
した絶縁ゲート型電界効果トランジスタは、開口部が急
峻となった功台も、アルミニウム配線’（Ｉ：：極の段
切れの心配がなくなった。
０．５μｍ で形成する。しかる後に、層間絶縁膜とし
てｌ、ＱμｍのＰＳＣ３ｐ２０７ をＣＶ Ｉ）法によ
り、成長させ、写真４蝕刻法によシ、トロ２０８，２０
９を形成する。（第２図（ａ）） 次に選択エピタキシャル成長法により、開口、２０８．
２０９のシリコン基Ａｌｒ上Ｋが択的にＮ型不純物を添
加したシリコン２１０，２１１を成長させる。このシリ
コン２１０．２１１けＰＳＧ膜２０７の膜〜と回程用、
この場合、１．０μｍ程度成長させる。次に、、 １
．０μｍのアルミニウムを市、子ビーム蒸着法により被
着し、アルミニウム配線丸棒２１２．２１３を形成して
児Ｒ゛する。（す２図（らっこのようにしてタナらｆ′
した絶縁ゲート型電界効果トランジスタは、開口部が急
峻となった功台も、アルミニウム配線’（Ｉ：：極の段
切れの心配がなくなった。
才た、従来開口部の段差を緩和するため、開口部上部を
除去し広けていたがこの方法によれば、開口部において
、アルミニウム配線電極と、ゲート電極がショートする
１ｊ１題があるため、開口部とグーＨ＆、枠の距離を小
さくすることが出来ηかうたが、この発明によれは、開
口部は、層間枦、縁膜を垂直にエツチングすることが出
来るため、開口部とゲービ市極の距離を小さくすること
が出来る。
除去し広けていたがこの方法によれば、開口部において
、アルミニウム配線電極と、ゲート電極がショートする
１ｊ１題があるため、開口部とグーＨ＆、枠の距離を小
さくすることが出来ηかうたが、この発明によれは、開
口部は、層間枦、縁膜を垂直にエツチングすることが出
来るため、開口部とゲービ市極の距離を小さくすること
が出来る。
また、開口部上部が広がらないため、開口部とアルミニ
ウム配線電極のオーバラップを小きくすることが出来る
。したがってこの発明によれば、信頼性の高い才′ｆＣ
集積度の向上した半導体装置を得ることが出来る。
ウム配線電極のオーバラップを小きくすることが出来る
。したがってこの発明によれば、信頼性の高い才′ｆＣ
集積度の向上した半導体装置を得ることが出来る。
第１図は、従来の絶縁ゲート型′Φ−界効果トランジス
タの断面図、第２図（ａ）、 （ｂ）はこの発明の一実
施例の工程ト面図である。なお、図如おいて１０１．２
”０１・・・・・・半導体シリコン基板、１０２゜２０
２・・・・・・フィールド酸化膜、１０３．２０３・・
・・・・ゲート酸化膜、１０４，２０４・・・・・・多
結晶シリコンゲート電極、１０５，１０６，２０５，２
０６・・・・・・ソース−ドレイン不純物拡散層、１０
７゜２０７・・・・・・ＰＳＧ膜、２０８，２０９・・
・・・・開口部、２１０．２１１・・・・・・選択的に
成長させたシリコン、１０８．１．０９，２１２，２１
３・・・・・・アルミニウム配線電極。
タの断面図、第２図（ａ）、 （ｂ）はこの発明の一実
施例の工程ト面図である。なお、図如おいて１０１．２
”０１・・・・・・半導体シリコン基板、１０２゜２０
２・・・・・・フィールド酸化膜、１０３．２０３・・
・・・・ゲート酸化膜、１０４，２０４・・・・・・多
結晶シリコンゲート電極、１０５，１０６，２０５，２
０６・・・・・・ソース−ドレイン不純物拡散層、１０
７゜２０７・・・・・・ＰＳＧ膜、２０８，２０９・・
・・・・開口部、２１０．２１１・・・・・・選択的に
成長させたシリコン、１０８．１．０９，２１２，２１
３・・・・・・アルミニウム配線電極。
Claims (1)
- 絶縁ゲー斗型電界効果トランジスタを有する半導体装置
の製造方法において、−導電型の半導体基板に選択的に
設けられた逆導電型の不純物領域に、金属配線を接続す
るために絶縁膜の開口を形成した後、開口内部に露出し
た前記半導体基板上に逆導電型の不純物を添加した半導
体を選択的に成長させることを特徴とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4255483A JPS59168671A (ja) | 1983-03-15 | 1983-03-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4255483A JPS59168671A (ja) | 1983-03-15 | 1983-03-15 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59168671A true JPS59168671A (ja) | 1984-09-22 |
Family
ID=12639265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4255483A Pending JPS59168671A (ja) | 1983-03-15 | 1983-03-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59168671A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5250819A (en) * | 1991-04-15 | 1993-10-05 | Canon Kabushiki Kaisha | Light emitting device having stepped non-nucleation layer |
-
1983
- 1983-03-15 JP JP4255483A patent/JPS59168671A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5250819A (en) * | 1991-04-15 | 1993-10-05 | Canon Kabushiki Kaisha | Light emitting device having stepped non-nucleation layer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6321351B2 (ja) | ||
| KR900003835B1 (ko) | 반도체 장치(半導體裝置) | |
| JPS6252963A (ja) | バイポ−ラトランジスタの製造方法 | |
| US4404737A (en) | Method for manufacturing a semiconductor integrated circuit utilizing polycrystalline silicon deposition, oxidation and etching | |
| JP3108447B2 (ja) | 半導体装置及びその製造方法 | |
| JP2809025B2 (ja) | バイポーラトランジスタ | |
| JPS59168671A (ja) | 半導体装置の製造方法 | |
| JPS5818784B2 (ja) | ハンドウタイソシ ノ デンキヨクハイセンコウゾウ | |
| JPH0395937A (ja) | Ｓｏｉ型半導体装置及びその製造方法 | |
| JPS58197882A (ja) | 半導体装置の製造方法 | |
| JPS5928993B2 (ja) | 半導体装置とその製造方法 | |
| JP2531680B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0653310A (ja) | 半導体装置およびその製造方法 | |
| JPS62189752A (ja) | 半導体装置 | |
| JPS59161067A (ja) | バイポ−ラ型半導体装置の製造方法 | |
| JPS5917282A (ja) | 半導体装置 | |
| JPH0157506B2 (ja) | ||
| JPS60171738A (ja) | 半導体装置 | |
| JPS58119651A (ja) | 半導体装置およびその製造方法 | |
| JPS61158176A (ja) | 半導体装置及びその製造方法 | |
| JPS6369268A (ja) | 半導体装置及びその製造方法 | |
| JPS63249370A (ja) | 半導体装置およびその製造方法 | |
| JPS62281469A (ja) | 半導体装置 | |
| JPS63142867A (ja) | Ｍｉｓトランジスタ及びその製造方法 | |
| JPH08213473A (ja) | 半導体集積回路装置及びその製造方法 |