JPS6369268A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置とその製造方法に係り、特に高耐圧
で大電流化に好適な超微細バイポーラ型トランジスタと
その製造方法に関する。

【従来の技術〕

半導体装置（集積回路）の性能を表わす際の基本的な目
安である速度と消費電力は使用するトランジスタの電流
値と、この電流で充放電する必要がある寄生素子をも含
めた素子の静電容量により決定される、所定の電流値に
対して、トランジスタを動作させるのに必要な電力値は
この容量値に比例するので容量値が小さければ小さいほ
どよい。

本願の発明者らは先に、半導体装置の活性領域外を絶縁
膜で分離することにより寄生容量を減少させ、消費電力
が小さく、高速で、占有面積の小さいバイポーラ・トラ
ンジスタ（以降、単にトランジスタと略記する）を開発
し、出願した。（例えば特開昭５６−１５５６号、特開
昭５９−４０５７１号公報参照）。第２図は上記特開昭
５９−４０５７１号の半導体装置を示す断面図である。

図に於て、１はｐ型半導体基板、２はｎ十型埋込み層、
２１及び２２はｎ−型エピタキシャル領域、１１はＰ−
型領域で縦型ｎＰｎトランジスタの真性ベース領域であ
る。８３〜８Ｓはｐ十型領域で、８３，８４は各各様型
ｐｎｐトランジスタのエミッタ領域とコレクタ領域、８
５は縦型ｎｐｎトランジスタのグラフトベース領域であ
る。１０１は縦型ｎｐｎ　トランジスタのｎ＋型エミッ
タ領域、３１は活性領域を分離する厚い絶縁膜である。

７１，１４１は横型ｐｎｐ）’ランジスタのエミッタ取
出し電極、６１．１！５１は横型ｐｎｐ）’ランジスタ
のコレクタ取出し電極で縦型ｎｐｎトランジスタのベー
ス取出し電極を兼ねている。６１．７１は多結晶シリコ
ン膜１４１，１５１は金属硅化物膜（あるいは高融点金
属膜）である。１７〜２０は金属電極である。第２図で
示されるトランジスタを有する半導体装置に於ては、縦
型ｎｐｎトランジスタの活性領域以外のベース・コレク
タ間接合、及び横型ｐｎｐ）’ランジスタの活性領域以
外のベース・コレクタ及びベース・エミッタ間の各接合
がいずれも厚い絶縁膜で置換えられており寄生容量が極
めて低減化されている。したがって高速動作が可能であ
り、かつ構造上素子面積も微細にできる等の利点を有し
ている。さらに能動領域からの取り出し電極が金属硅化
物で構成されているため、多結晶シリコン膜だけによる
取り出し電極構成に比べて内部抵抗が低減され、容量・
抵抗積で表わされる時定数は大幅に改善することができ
た。

〔発明が解決しようとする問題点〕

上記第２図のごとき構造を有する従来のトランジスタに
於て、厚い絶ａｒａ３１は半導体基板１を反応性イオン
エツチング等により基板表面と垂直方向にエツチングし
た溝部底面を熱酸化することにより形成していた。上記
エツチング形状は熱酸化時に転位等の結晶欠陥が生ずる
のを防ぐため購端部をなめらかな形状にしなければなら
ないが端部のみの制御が不可能であり、微細化を損う等
の問題があった。さらに、上記従来技術τこ於ては能動
領域として作用しないグラフトベース領域８５は厚い絶
縁膜３１上に形成された多結晶シリコン膜によるベース
引出し電極６１からの不純物拡散で形成する。したがっ
て上記引出し電極６１端は厚い絶縁膜３１端と一致する
か、やや能動領域側にはみ出すため、グラフトベース領
域の形成は能動領域の大幅な減少をもたらし、かつベー
ス・コレクタ間耐圧の低下を引起す等の問題があった。

本発明の目的は微細化しても結晶欠陥発生の問題が生じ
ず、かつグラフトベース領域の形成が能動領域の減少や
ベース・コレクタ間耐圧の低下をもたらさない、したが
って超微細でかつ大電流化が可能なバイポーラトランジ
スタを有する半導体装置及びその製造方法を提供するこ
とにある。

〔問題点を解決するための手段〕

本発明は単結晶半導体基板にイオン注入した場合に形成
される非晶質層が熱燗Ｖ溶液により極めて選択性よく除
去できる事実を見出したことに基づく。すなわち上記目
的は従来技術における厚い絶縁膜３１を形成すべき溝部
形成を従来のドライエツチング法のかわりに上記イオン
注入非晶質層形成技術と非晶質領域の選択除去技術を用
いる事により達成される。非晶質領域の選択除去により
形成された溝部には熱酸化法、あるいは堆積法により絶
縁膜を埋込む。イオン注入により形成される非晶質層は
イオン注入条件の設定により半導体基板内部に形成でき
るので単結晶性が維持されている半導体基板表面部分、
すなわち厚い絶縁膜が埋込まれている上部半漂体基板部
分にグラフトベースを形成すれば前述目的は達成される
。

〔作用〕

シリコン単結晶基板へのイオン注入による非晶質層形成
現象は公知であり例えばジャーナル・オブ・アプライド
・フイジイクス、５７　（１９８５）第１８０頁から第
１８５頁（Ｊ、　Ａｐｐｌ、　Ｐｈｙｓ、５７（１９８
５）ｐｐ１８０−１８５）において論じられている。非
晶質領域は注入イオン種、注入エネルギ、注入量、及び
被注入基板種により一義的に決定され、その再現性、及
び制御精度は現在の半導体製造技術の内でもつとも優れ
たものの一つであり、この点でもドライエツチング技術
に対して優位にある。また、本発明者らは半導体基板上
にマスク材を設け、半導体基板内に選択的にイオン注入
を施した場合、非晶質領域はマスク端に対し、水滴状に
形成されることを透過型電子Ｗ１微鐙による断面観察に
より確認した。上記事実は、前述の如くして形成された
非晶質領域を選択的に除去することができれば半導体基
板内の所定深さ領域で、所望寸法だけ横方向に開孔でき
、これによって従来のドライエツチング技術では不可能
であった形状加工を、ドライエツチング技術によるより
もさらに制御性良く実現できることを意味する。

さらに加工溝端部の曲率半径も半導体表面部における開
孔面積に関係なく任意に制御できるので素子の微細化を
損うことなく、結晶欠陥の発生を抑止することができる
。

選択イオン注入を半導体基板表面領域の噴結晶性を維持
したまま深部で非晶質化する条件で実施した後、イオン
注入マスク端と自己整合に所定膜厚の側壁絶縁膜を残置
し、側壁絶縁膜端より基板表面部分の単結晶領域の選択
除去で非晶質領域の露出及び非晶質領域の選択除去を施
せば半導体基板に逆Ω形状の開孔を形成することができ
る。上記開孔面を絶縁膜で埋込んだ構造に於て、上記埋
込み絶縁膜上に残置される単結晶領域は上記側壁絶縁膜
幅とイオン注入非晶質領域の横方内拡り量により決定さ
れる。したがってグラフトベース領域が上記単結晶領域
内に留まる様に側壁絶縁膜端を設定すれば、イオン注入
マスク直下の半導体基板内に形成されるエミッタ、真性
ベース、コレクタの能動領域はグラフトベースの影響を
うけない構成を実現することができる。さらに逆方向電
圧が印加されるグラフトベースとコレクタ間には厚い埋
込み絶縁膜が存在する為ベース・コレクタ間耐圧を従来
構造に比して大幅に向上させることができる。したがっ
て実効的な能動領域の拡大と相乗されて超微細構造にも
かかわらず大電流化で超高速なトランジスタを実現でき
る。尚、イオン注入により形成される非晶質層は５００
℃以上の昇温により結晶性の回復が起るため上記側壁絶
縁膜の形成は５００℃程度以下の温度で形成されること
が望ましい。

非晶質層の形成領域と注入イオン分布との関連について
透過電子ｆ！１１微鏡による断面Ｗ■及び非晶質層１択
除去面の不純物分布測定により評価したが、非晶質領域
除去面には注入不純物の影響はまったく検出されず、不
純物分布領域を越えたさらに幅広い領域が非晶質化され
ていることがわかった。上記は不純物注入により格子を
破２Ｎされた基板原子がさらに深部の格子を破壊するノ
ックオン幼児によるものと思われる。ヒ記結果は）ψΩ
Ω型溝形成後注注入イオン影響は残らず、したがってい
かなるイオン種でも本発明に適用でき、製ｊ告された半
導体装置に何ら悪影’Ｆ％を及ぼさない。

〔実施例〕

以下、本発明を実施例によってさらに詳細に説明する。

説明の都合−Ｆユ１図面上の要部は拡大して示しである
。また、説明を簡明にするため各部の材質、半導体層の
導電型を規定（第１導電型をｎ型、反対導電型すなわち
第２の導電型をｎ型とする）して述べるが材質、導電型
はこれに限定されるものでないことは勿論である。

実施例１ 第３図（Ａ）〜（Ｆ）は〕・〜発明による半導体装置及
びその製造方法の第１の実施例を示した図である。

ｐ型シリコン基板１上にｎ÷型埋込み層２を不純物拡散
により選択的に形成し、その後ｎ型シリコンエピタキシ
ャル層２３を成長させる。しかる後、全面に薄いシリコ
ン酸化膜とシリコン窒化膜の重合せ膜２４．シリコン酸
化膜２５．多結晶シリコン膜（または非晶質シリコン膜
）２６．及びシリコン窒化膜２７を順次形成し、パター
ニングによりトランジスタの能動領域形成部分にのみ上
記多層膜を残置させる。重合せ膜２４はパターニングし
ない、２８はパターニングに用いたレジスト膜である（
第３図（Ａ））。

しかる後、加速エネルギ３００にｅＶ　、注入量Ｉ　Ｘ
　１０　”（：！ｌ−”の条件で燐（Ｐ）をイオン注入
しシリコン基板１表面より０．１μｍ　＝　０　、５μ
ｍの深部に非晶質領域２９を形成した。その後、レジス
ト膜２８を除去してかられずかに燐が添加されたシリコ
ン酸化膜３０を０．４μｍ厚、堆積させた。上記堆積に
はモノシラン（ＳｉＨａ）の化学気相反応を用い、４２
０℃の温度で行った。シリコン酸化膜３０の堆積の後反
応性スパッタエツチング法によりシリコン基板１表面と
垂直方向にのみエツチングし、パターニングされたシリ
コン窒化膜２７．多結晶シリコン膜２６．シリコン酸化
膜２５の側壁部にのみ選択的に載置させた、上記シリコ
ン窒化膜（側壁絶縁膜）３０をマスクにしてシリコン窒
化膜とシリコン酸化膜の重合せ膜を選択的に除去した（
第３図（Ｂ））。

第３図（Ｂ）の状態より露出されているシリコン基板１
を約０．１μｍ除去し非晶質領域２９を露出させた。次
に１６０℃に加熱した燐酸（ＨｓＰＯａ）溶液中に５分
間浸し、非晶質領域２９を選択的に除去した。上記工程
中、シリコン窒化膜２７はわずかにエツチングされるが
膜厚減少分はあらかじめ堆積時に考慮しておけば何ら問
題は生じない。非晶質領域２９と単結晶基板界面に残在
する結晶欠陥面は弗硝酸溶液で軽く除去する。

上記工程により、シリコン基板１に逆Ω形状の開孔が施
されるが開孔面に熱酸化を施し＋　５０ｎｍ厚のシリコ
ン酸化膜を形成した後、テトラエトキシシラン（Ｓｉ（
ＯＣｚＨ＋、）４）を用いた化学気相反応により０．８
　　μｍのシリコン酸化膜３を全面に堆積させた。上記
堆積により逆Ω形状開孔部は完全にシリコン酸化膜で埋
込まれた。シリコン酸化膜３の堆積表面の平坦化をさら
に進める為、溶液性絶縁膜を全面に塗布し熱処理により
硬化させた。しかる後、反応性イオンエツチングにより
シリコン基板１表面と垂直方向に塗布絶縁膜、及びシリ
コン酸化膜３をエツチングし、逆Ω形状開孔部にのみシ
リコン酸化膜３を残置させた。この状態より、０．３μ
ｍ厚のシリコン酸化膜５を再び堆積し、反応性イオンエ
ツチングによる垂直方向エツチングを再び施し、パター
ニングされたシリコン窒化膜２７．多結晶シリコン膜２
６．シリコン酸化膜２５の側壁にのみ選択的に残置させ
た。尚、上記側壁残置のシリコン酸化膜５は多結晶シリ
コン膜２６側面の熱酸化により形成してもよい（第３図
（Ｃ））。

第３図（Ｃ）の状態より、逆Ω形開孔部上部に露出して
いるシリコン窒化膜とシリコン酸化膜の重合せ膜２４を
除去した後、全面に０．３μｍ厚の多結晶シリコン膜（
あるいは非晶質シリコン膜）３５の全面堆積と、上記膜
中へ高濃度の硼素（Ｂ）イオン注入を行った。続いて、
ホトレジスト膜３６（例えばシップレイ社製ＡＺ１３５
０Ｊ　）を厚さ１．５μｍ塗布し、凹部領域よりやや狭
くパターニングする。次にホトレジスト膜３７（例えば
東京応化製０ＭＲ８３）を厚さ１．５μｍ塗布する。

この時ホトレジスト膜３７は凸形部類域とホトレジスト
膜３６との溝内に入り込み、さらにそれらの上部にも塗
布されるため、塗布後の表面は平坦になる（第３図（Ｄ
））。

次に酸素ガス雰囲気でホトレジスト膜３７をドライエツ
チングし、凸形部領域上の多結晶シリコン膜３５が露出
したところでホトレジスト膜のエツチングを停止する。

次に多結晶シリコン膜３５を反応性スパッタエツチング
法により除去すると凸形部領域上及び同側面部上部の多
結晶シリコン膜３５が除去される。続いてホトレジスト
膜３６゜及び３７を除去し、凹形部領域上の多結晶シリ
コン膜６．及び７を露出させ、その熱酸化によりシリコ
ン酸化膜１３を形成した。上記熱酸化により先たち、多
結晶シリコン膜６、及び７内に添加されている硼素の活
性化と横型ｐｎｐ）’ランジスタのエミッタ領域８及び
コレクタ領域８１．縦型ｎｐｎトランジスタのグラフト
ベース領域８２の形成のための熱処理を別途実施しても
よい。

次に縦型ｎｐｎトランジスタのコレクタ電極取り出し予
定領域上のシリコン窒化膜２７．多結晶シリコン膜２６
．シリコン酸化膜２５、及びシリコン酸化膜とシリコン
窒化膜の重合せ膜２４を選択的に除去し、同領域へ燐の
高濃度イオン注入とその活性化熱処理によりｎ−エピタ
キシャル層２３をｎ十化させ、ｎ十埋込み層２と接続さ
せた。

次に縦型ｎｐｎトランジスタのエピツタ領域形成予定領
域上のシリコン窒化膜２７．多結晶シリコン膜２６．シ
リコン酸化膜２５、及びシリコン酸化膜とシリコン窒化
膜の重合せ膜２４を選択的に除去し、同除去領域への硼
素イオン注入とその活性化熱処理によりｐ−型の真性ベ
ース領域９を形成した０次に全面に多結晶シリコン膜（
又は非晶質シリコン膜）１１を堆積させ、砒素イオンｌ
五人を施した後、縦型ｎｐｎトランジスタのエミッタ領
域及びコレクタ領域部以外の多結晶シリコン膜を選択的
に除去した０次に上記注入イオンの活性化と拡散の為の
熱処理を施し、エミッタ領域１０を形成した。尚、真性
ベース領域９形成の為の熱処理は省略し、エミッタ領域
１０形成熱処理で代用してもさしつかえない（第３図（
Ｅ））。

第３図（Ｅ）の状態より、燐をわずかシこ添加したシリ
コン酸化膜１６を全面に堆積させ、横型ｐｎｐ）’ラン
ジスタのエミッタ引出しｆｆｉ横７１Ｗ型ｎｐｎ）ラン
ジスタのベース引出し１嘱６．エミッタ引出し１′ｔ！
極１１．及びコレクタ引出し電極に対応する各々の多結
晶シリコン膜上のシリコン酸化膜１３及び１６に開孔を
設けた。しかる後、全面にアルミニウム（ＡＱ）膜の蒸
着と所望回路構成に基づく選択加工により、横型Ｐｎｐ
トランジスタのエミッタ電極１７．縦型ｎｐｎトランジ
スタのベース電極１８．エミッタ電極１９、及びコレク
タ電極２０を含む種々の金属電極及び金属配ａＷＩを形
成した（第３図（Ｆ））。

上記の製造工程を経て本実施例の半導体装置が製造され
るが、本実施例に基づく縦型ｎｐｎトランジスタ断面と
透過型電子顕微鏡で観察したところエミッタ接合幅１μ
ｍの素子に於て、グラフト・ベース領域８２はエミッタ
領域とまったく重複しておらず能動領域の最小幅はエミ
ッタ接合幅で決定されていることが判明した。一方、従
来方法によるトランジスタに於ては同一エミッタ寸法に
対し、グラフトベースが片側０．２ａｖ＋ずつ真性ベー
ス側に侵入してきており、能動領域の最小幅は真性ベー
ス幅（０，６μｍ）で決定されており、本実施例に基づ
けば能動領域の最小幅をほぼ倍に改善できることが判明
した。さらに本実施例に基づく縦型ｎｐｎトランジスタ
のグラフトベース・コレクタ間間隔は埋込みシリコン酸
化膜３形状の効果で従来構造に比べて実効的にほぼ２倍
程度あけることができた。上記構造上の改善の結果、ベ
ース・コレクタ間耐圧を従来（約５Ｖ）に比して８ｖも
向上することができた。上記耐圧向上結果確認の基に、
ｎ−エピタキシャル層２３を従来構造の一倍の厚さに設
定した本実施俯に基づ＜　ｎｐｎトランジスタに於ては
ベース・コレクタ間耐圧は７ｖに低下したが電流密度を
従来比で２．５倍も増大させることができた。また本実
施例に基づいて製造したＥＣＬ　（エミッタ・コレクタ
　ロジック：　Ｅｍｉｔｔｅｒ　Ｃｏ１１ｅｃｔｅｒ　
Ｌｏｇｉｃ　）サングオシレータによる遅延時間を測定
したところ従来（６０ｐｓ）に比して格段に高速（４０
ｐｓ）の特性が得られた。

上記の特性は従来構造に比較して本実施例に基づ＜ｎｐ
ｎトランジスタのグラフト・ベースが能動領域に侵入し
ておらず、したがって実効的な能動領域の拡大と、ｎ−
エピタキシャル層厚の低減がグラフトベース・コレクタ
間耐圧特性向上により可能になった為と考えられる。

実施例２ 第１図は本発明の半導体装置の第２の実施例を示す図で
ある。前記実施例１に於て、縦型ｎｐｎトランジスタの
ベース引出し電極６形成工程の前にエミッタ、及びコレ
クタ形成予定領域上のシリコン酸化膜２５．多結晶シリ
コン膜２６．シリコン窒化膜２７、及びシリコン窒化膜
とシリコン酸化膜の重合せ膜２４を選択的に除去し、同
除去領域に真性ベース領域９形成の為の硼素イオン打込
みとその活性化熱処理を施した後、多結晶シリコン膜１
１及びタングステン硅化物膜（ＷＳｉｚと略記する）１
２の二層導電膜よりなるエミッタ及びコレクタ引出し電
極を選択的に形成した。上記多結晶シリコン膜１１また
はＷＳｉｚ［には砒素をあらかじめイオン注入したが、
上記電極加工後、熱処理によりエミッタ領域１０を拡散
させた。尚、ｎｐｎ縦型トランジスタのコレクタ領域に
関しては絶縁膜２４，２５．２７及び多結晶シリコン膜
２６の選択除去の後フォトレジスト膜をマスクにしてコ
レクタ形成予定領域のみに燐イオンを高エネルギーで注
入し、活性化熱処理を加えてｎ十埋込み層２と接続した
。エミッタ引出′し電極１１及び１２の形成、及びエミ
ッタ領域１０の形成の後、全面にシリコン酸化膜１３を
堆積させ、グラフトベース形成予定領域部を選択的に開
孔し、前記実施例１に従って縦型ｎｐｎトランジスタの
ベース引出し電Ｉ７＠６とグラフトベース領域８２．横
型ｐｎｐトランジスタのエミッタ引出し電極７とエミッ
タ領域８、及びコレクタ領域８１を形成した。

しかる後ベース引出し電極６に一部接続され、かつエミ
ッタ領域１０上のシリコン酸化膜１３上にも一部延在す
るごとく第２の多結晶シリコン膜を薄く、選択的に形成
した。この状態より六弗化タングステン（ＷＦｅ）によ
る化学気相反応によりタングステン（Ｗ）膜１４及び１
５を露出されている多結晶シリコン膜６及び７上に選択
的に堆積した。しかる後シリコン酸化膜１６の全面堆積
工程、及びその所望部への開孔とＡＱによる金属電極１
７〜２０の形成を前記実施例１に従って実施した。

上記の製造工程を経て製造された半導体装置に於てはエ
ミッタ領域１０の形成以降にグラフトベース領域８２を
形成するので前記実施例１に基づくトランジスタに比し
てもグラフトベースの伸びを低減できる。したがってベ
ース・コレクタ間耐圧の向上、又はｎ−エピタキシャル
層２１の一層の薄型化が可能になった。さらにベース引
出し電極、及びエミッタ引出し電極部に高融点金属膜１
５．２は金属砒化物１２を重合せたことによりベース・
エミッタ抵抗ｒｂｂ’は２０Ωと従来のものの約１７１
０に低減された。本実施例に基づいて製造された４コレ
クタを有するＩ”Ｌ　　（インテグレーテッド　インジ
ェクションロジック：ＩｎｔｅｇｒａｔＣｄ　Ｉｎｊｅ
ｃｔｉｏｎ　Ｌｏｇ、Ｌｃ）の速度ｔ１は従来のもの（
特開昭５９−４０５７１号公報参照）が５００ＰＳであ
ったが本実施例に基づけば大電化、及びｒｂｂ’の低減
化に伴って１２０ＰＳと格段に達成され、従来不可能で
あった４コレクタ以上を有する超高速のＰＬＡ　（プロ
グラマブル　ロジックアレイ：　Ｐｒｏｇｒａｍｍａｂ
ｌｅ　Ｌｏｇｉｃ　Ａｒｒａｙ）が実現できた。

前記実施例１に基づく半導体装置の場合も同様であるが
、埋込み酸化膜３形成工程に於て転位等の結晶欠陥は能
動領域の微細化にもかかわらず透過型電子顕微鏡による
断面ａ察によれば皆無であった。

〔発明の効果〕

以上説明したように、本発明によれば、グラフトベース
を逆Ω形状に埋込まれた厚い絶縁膜上の薄い単結晶領域
に形成できるので上記ノブい絶縁：摸側部に構成される
コレクタ領域との実効的な間隔を微細化にもかかわらず
はなすことができる。したがってベース・コレクタ間耐
圧値を所望値以上に設計する場合はｎ−エピタキシャル
層をより薄型化できる。かつグラフトベース領域を真性
ベース側に侵入させることもないので能動領域は従来構
造に比して大幅に拡大することができる。上記構成によ
り電流密度は従来構造に比して約２．５倍も増加するこ
とができ、超微！！Ｉ構造でかつ超高速なトランジスタ
を実現することができる。

さらに本発明によればグラフトベース下にｔｌ；成され
る厚い絶縁膜領域はイ万ン注六法による非晶質領域で決
定されるので逆Ω形状の曲率半径は素子の微細化と関連
なく自由に設定できる。したがって製造工程中の熱処理
による転位等の結晶欠陥の発生を防止できる効果がある
。

さらに本発明によれば上記逆Ω形状の加工に用いるイオ
ン注入種はイオン注入後、ただちに除去され、後に何の
履歴も残さない。したがって、イオン注入可能なあらゆ
るイオン種、例えばＨｅ　。

Ｎｅ、Ｂ、Ｃ，Ｎ、０９Ｓｉｔ　Ｐ＋　Ｓ、　ＧｅｔＡ
ｓ、やＡｕ、Ｗ、Ｇｏ、Ｎｉ、Ｃｕ、等何であっても所
望の注入条件の設定により選定でき、逆Ω形状を任意に
制御できる。

【図面の簡単な説明】

第１図は本発明の第２の実施例を示す断面図、第２図は
従来の半導体装置の一例を示す断面図、第３図（Ａ）〜
（Ｆ）は本発明の第１の実施例を示す断面図、第４図は
本発明の第１〜第２の実施例の半導体装置の等価回路を
示す図である。

Claims (1)

1. 【特許請求の範囲】 １、単結晶半導体基板内に第１の導電型を有する第１の
   領域と、該第１の領域に隣接し第１の導電形と反対導電
   型の第２の導電型を有する第２の領域と、該第２の領域
   に隣接し第１の導電型を有する第３の領域を有し、該第
   ２の領域は低不純物濃度を有する領域と高不純物濃度を
   有し電極と接続される領域とで構成される半導体装置に
   於て、該高不純物濃度を有する領域は絶縁膜上に構成さ
   れ、かつ該絶縁膜の端部は該絶縁膜の膜厚以上を直径と
   する曲率半径で近似される形状を有することを特徴とす
   る半導体装置。 ２、特許請求の範囲第１項記載の半導体装置に於て、該
   第２の領域に接続される電極は半導体薄膜又は金属硅化
   膜、あるいはそれらの重合せ膜により構成され、第１の
   領域上で金属配線と直接又は間接的に接続されたことを
   特徴とする半導体装置。 ３、単結晶半導体基板内に第１の導電型を有する第１の
   領域と、該第１の領域に隣接し第１の導電形と反対導電
   型の第２の導電型を有する第２の領域と、該第２の領域
   に隣接し第１の導電型を有する第３の領域を有し、該第
   ２の領域は低不純物濃度を有する領域と高不純物濃度を
   有し電極と接続される領域とで構成され、該高不純物濃
   度を有する領域は絶縁膜上に構成され、かつ該絶縁膜の
   端部は該絶縁膜の膜厚以上を直径とする曲率半径で近似
   される形状を有する半導体装置の製造方法において、該
   絶縁膜は、単結晶半導体基板へのイオン注入工程と該注
   入により非晶質化された領域を選択的に除去する工程を
   経た後、該除去領域の少なくとも一部を埋めるごとく形
   成することを特徴とする半導体装置の製造方法。