JPS61158176A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ この発明は半導体装置及びその製造方法に関し、特に微
細な素子構造を有する高周波用半導体装置とその製造方
法に関するものである。

［発明の技術的前ｌ］ 第２図は従来の高周波用トランジスタとその製造方法を
示したものである。

従来の製造方法では、第２図（Ａ）に示すようにｐ型の
半導体基板１の一生表面にｐ型のベース領域２を形成し
た後、該半導体基板の該主表面上にシリコン酸化膜３を
形成し、更に通常のフォトエツチングプロセス（ＰＥＰ
）によってシリコン酸化膜３にエミッタコンタクトホー
ル１２とベースコンタクトホール１３を開口させる。

次に、砒素ドープト多結晶シリコン層をシリコン酸化Ａ
ｌ１３上に全面的に堆積させた後、ＰＥＰを行って第２
図（Ｂ）に示すようにエミッタコンタクトホール１２の
上に砒素ドープト多結晶シリコンパターン１４をＰＥＰ
によって形成し、次いで熱処理を行うことによって該砒
素ドープツ多結晶シリコンパターン１４内の砒素をベー
ス領域２内に拡散させてｎ型のエミッタ領１ａ９を形成
させる。

更に、アルミ膜を全面に被着させた債、ＰＥＰを行って
第２図（Ｃ）に示すようにエミッタ電極１５とベース電
極１６とを形成し、第２図（Ｃ）のごとぎ＾周波用トラ
ンジスタを得ている。

［背景技術の問題点］ 一般に、＾周波用トランジスタや高周波用のＪ−ＦＥＴ
　（接合形電界効果トランジスタ）の高周波特性を向上
させるためには、素子の微細化と同時に素子をへ集積化
することによって寄生容量を減少させることが必要であ
る。　それ故、前記のごときトランジスタにおいてその
高周波特性を向上させるためには、エミッタ・エミッタ
間ピッチやエミッタ電極及びベース電極の幅長さなどを
小さくする必要があり、従来の製造技術によれば、エミ
ッタ・エミッタ間ピッチが７．５μ鴎程度のものが実現
している。　エミッタ・エミッタ間ピッチ７．５μ−の
内訳は、例えば、エミッタコンタクトホール幅０，５μ
ｍ１エミッタコンタクトホール・ベースコンタクトホー
ル間隔３μｍ１ベースコンタクトホール幅１μｍ、ベー
スコンタクトホール・エミッタコンタクトホール間隔３
μｍである。

しかしながら、前記のごとき従来の製造方法によると、
エミッタ・エミッタ間ピッチが小さくなると、パターン
のマスク合せ余裕がなくなるため、ベース電極１６と砒
素ドープト多結晶シリコンパターン１４とが接触したり
、或いは、砒素ドープト多結晶シリコンパターン１４が
エミッタコンタクトホール１２内の半導体基板表面を完
全に被覆できない状態が発生してアルミ膜の堆積時にア
ルミが該エミッタコンタクトホール１２内の半導体基板
表面に接触し、その結果、接合突き抜は現象が起こりや
すくなる等の問題が生じていた。　また、エミッタ電極
１５゛とベース電極１６との間が１．５μｍ以下と狭い
場合、砒素ドープト多結晶シリコンパターン１４に段差
があるため電極パターンの形成時にレジスト残りやレジ
ストパターンずれが起こってＰＥＰが困難になる等の問
題があった。

従って、前記従来方法で素子を微細化すると著しく歩留
りが低下する恐れがあったため、素子の微細化には限界
があった。

なお、このような問題はバイポーラ素子だけではなく、
たとえば高周波用の接合形ＦＥＴにおいても同じである
。

［発明の目的］ この発明の第一の目的は、前記のごとき従来の半導体装
置よりも微細化した素子構造を有し、従って高周波特性
のよい改良された半導体装置を提供することである。　
この発明の第二の目的は、従来の半導体装置よりも微細
な素子構造を有する半導体装置を従来の製造方法よりも
高い歩留りで製造することのできる製造方法を提供する
ことである ［発明の概要］ この発明による半導体装置は、不純物拡散源として利用
した不純物添加物層を絶縁膜のコンタクトホール内に該
絶縁膜の膜厚さよりも薄い層として残し、該不純物添加
物層の上に金属パターンを形成して該不純物添加物層を
電極の下部として構成したことを特徴とするものである
。　このような構成によれば、該不純物添加物層が該コ
ンタクトホールからはみ出すことがないため、近接する
他の電極との接触の゛恐れがなく、従って微細な素子構
造が実現する。

□また、本発明による製造方法では、半導体基板上の絶
縁膜に異方性エツチングでコンタクトホールを形成した
後、該コンタクトホール内と該絶縁膜の上に不純物ドー
プト多結晶シリコン等の不純物源加物層をその上面がほ
ぼ平坦となる厚さまで堆積させ、該不純物ドープト多結
晶シリコンをエツチングして該コンタクトホール内に該
絶縁膜の膜厚よりも薄く不純物添加物層を残し、該不純
物添加物層を拡散源として利用した後、該不純物添加物
層の上に金属パターンを形成して電極を構成することを
特徴とする。

この発明を高周波トランジスタや＾周波用Ｊ−ＦＥＴの
製造に適用す・る場合には、絶縁膜に異方性エツチング
でベースコンタクトホール及びエミッタコンタクトホー
ル等の複数のコンタクトホールを形成した後、エミッタ
コンタクトホール等の特定コンタクトホール内にのみ該
絶縁膜の層厚よりも１層の不純物添加物層を残し、該不
純物添加物層を不純物拡散源として利用した後、該不純
物添加物層の上に電極を形成すると同時に他のコンタク
トホールにも電極形成を行う。　本発明によれば、たと
えば高周波用トランジスタの製造の場合、エミッタ拡散
に利用する該不純物添加物層がエミッタコンタクトホー
ル内からはみ出すことがないため、後のベース及びエミ
ッタ各電極の形成工程において該不純物添加物層とベー
ス電極が接触する恐れがなく、従ってベース電極とエミ
ッタ電極との間隔を非常に小さくすることができ、その
結果、微細な素子構造を有する半導体装置を歩留りよく
製造することができる。

［発明の実施例］ 以下に第１図を参照して本発明の一実施例について説明
する。

本発明の方法の実施に先立って第１図（Ａ）に示すよう
に、予めｎ型の半導体基板１の主表面にｐ型のベース領
域２を形成しておくとともに該主表面にシリコン酸化１
１３とシリコン窒化膜４との積層された絶縁膜を形成し
ておく。　そして、本発明方法の第一工程ではまず、通
常のフォトエツチングプロセス（ＰＥＰ）によって第１
図（Ａ）に示すようにシリコン酸化ｍ３とシリコン窒化
膜４にエミッタコンタクトホール５とベースコンタクト
ホール６を選択開口する。　この場合、各々のフンタフ
トールの孔縁にバーズビークが生じないようにエツチン
グ方法として反応性イオンエツチング（ＲＩＥ）等の異
方性エツチングを用いる。

なお、この実施例ではシリコン酸化１１３の厚みは１８
００人、シリコン窒化膜４の厚みは１７００人、エミッ
タコンタクトホール５の幅は０．５μｍ１ベースコンタ
クトホール６の幅は１μｍ１エミツタコンタクトホール
５とベースコンタクトホール６との間隔は２μｍとした
。　この結果、エミッタ・エミッタ間ピッチは５．５μ
−になる。

次に第１図（Ｂ）に示すように砒素（Ａｓ　）を高濃度
にドープした多結晶シリコンを不純物添加物層７として
その表面が平坦になる厚さまで７０００ス全面堆積した
後、各コンタクトホール５及び６内の不純物添加物層の
層厚がシリコン酸化層３とシリコン窒化膜４からなる絶
縁膜の膜厚よりも薄くなるまで等方性エツチング（たと
えばケミカルドライエツチング）で全面エツチングする
。　従って、エツチング終了復はシリコン窒化膜４上に
は不純物添加物層（すなわちＡＳドープトポリシリコン
層）がなくなり、各コンタクトホール５及び６内にのみ
、各コンタクトホールの孔縁に達しない層厚の不純物添
加物層７ａ及び７ｂが第１図（Ｃ）に示すように残され
る。

ついで第１図（Ｃ）に示すようにエミッタコンタクトホ
ールとその周囲近傍のみにパターン８を形成してエミッ
タコンタクトホール内の不純物添加物層７ａのみをレジ
ストパターン８で保護した後、ベースコンタクトホール
６内の不純物添加物層７ｂをたとえばウェットエツチン
グして第１図（Ｄ）に示すように除去する。

続いて熱処理することによりエミッタコンタクトホール
５内の該不純物添加物層７ａから砒素を半導体基板のベ
ース領域２内に拡散させて第１図（Ｄ）に示すようにｎ
型高濃度層のエミッタ領域９を形成する。　このとき、
該不純物添加物層７ａは導電層１０ａとなってエミッタ
電極の下方部分が形成されることになる。

更に全面にＡ１等の金属膜を堆積させた後、公知のＰＥ
Ｐを行うことにより第１図（Ｅ）に示すように、エミッ
タ電極上部１０ｂとベース電極１１とが同時に形成され
る。

第１図（Ｅ）は本発明の半導体装置の要部断面図であり
、この発明の半導体装置ではエミッタ拡散源として利用
された導電層１０ａの上にＡ１等の金属によってエミッ
タ電極上部１０ｂが形成されており、エミッタ電極下部
はエミッタコンタクトホールからはみださない導電層１
０ａ　（すなわち多結晶シリコン）によって構成されて
いることを特徴とする。　従って本発明の半導体装置で
は、該導電層１０ａとベース電極１１とは接触する恐れ
はない。

なお、本実施例では不純物イオンを阻止するためにシリ
コン窒化膜を積層したが、シリコン窒化膜４を設けずに
シリコン酸化膜３のみで絶縁膜を構成してもよい。　ま
た第１図（Ａ）から第１図（Ｂ）に至る過程で多結晶シ
リコン層すなわち不純物添加物層７の上面の平坦性が悪
いときには更にその上にレジスト、ガラス膜、有機膜、
金属膜等を堆積して平坦化した後、多結晶シリコンのエ
ツチング速度と同程度のエツチング速度で全面エツチン
グするとよい。　このエツチング時にオーバーエツチン
グやエツチング速度のばらつきによりエミッタコンタク
トホール内の多結晶シリコンの厚さが薄くなることを避
けるためには、第１図（Ａ＞の状態に至る前にシリコン
窒化膜４の上に更にシリコン酸化膜を堆積すればよい。

　その堆積厚は３０００Ｘ程度であれば、エミッタコン
タクトホール内の最終的な多結晶シリコン膜の膜厚が薄
くなり過ぎることを防止でき、従って電極形成時にエミ
ッタ接合に対するアルミニウムの突き抜け（スパイク）
現象の発生を未然に防止することができる。

［発明の効果］ 本発明の半導体装置では、エミッタ上の多結晶シリコン
層とベース電極との接触が生ずる恐れがないので、エミ
ッタ電極とベース電極との間隔を従来よりも小さくする
ことができるとともにエミッタ・エミッタ間ピッチも小
さくすることができ、その結果、従来よりも微細化した
構造を有した高′周波特性のよい、半導体装置が実現で
きる。

また、本発明の方法によればエミッタ上の多結晶シリコ
ン層とベース電極との接触が生じない半導体装置を製造
することができるとともに、多結晶シリコン層とエミッ
タコンタクトホールとのずれが起こらないため電極形成
時に接合突き抜けが起こらない半導体装置を製造するこ
とができる。

更に、本発明方法では多結晶シリコン層がエミッタコン
タクトホール内のみに形成されるので、従来方法におい
て多結晶シリコンパターンの段部に生じやすかったＡＩ
電極の段切れが起こらず、従って電極形成精度の高い半
導体装置を製造することができる。

その結果、本発明方法によれば、従来の半導体装置より
も微細化した構造を有する高性能の半導体装置を＾い歩
留り゛で製造することができる。

なお、本発明は、バイポーラ素子及び接合形ＦＥＴばか
りでなく、ＭＯ８構造素子（特にＮＭＯ８型素子）の製
造にも適用しうるちのであり、本発明が前記実施例のみ
に限定されないことは明らかである。

【図面の簡単な説明】

第１図は本発明方法の一実施例を示した工程説明図であ
り、第１図（Ｅ）は本発明の半導体装置の一実施例を示
した断面図、第２図は従来の製造方法を説明するための
工程説明図であり、第２図（Ｃ）は従来の半導体装置の
断面図である。 １・・・半導体基板、　２・・・ベース領域、　３・・
・絶縁膜（シリコン酸化膜）、　４・・・絶縁膜（シリ
コン窒化膜）、　５．１２・・・エミッタコンタクトホ
ール、　６．１３・・・ベースコンタクトホール、７．
７ａ　、７ｂ・・・不純物添加物層、　８・・・レジス
トパターン、　９・・・エミッタ領域、　１０ａ・・・
導電層、　１０ｂ・・・エミッタ電極上部、　１１゜１
６・・・ベース電極、　１５・・・エミッタ電極、１４
・・・砒素ドープトシリコンパターン。

Claims (1)

1. 【特許請求の範囲】 １　半導体基板と、該半導体基板の主表面に形成された
   絶縁膜と、該絶縁膜に異方性エッチング等の方法で側壁
   がほぼ垂直に形成された少なくとも一個のコンタクトホ
   ールと、該コンタクトホール内に該絶縁膜よりも薄い厚
   さに堆積されるとともに不純物拡散源として利用された
   導電層と、該コンタクトホール内の該導電層の上に堆積
   されるとともに該絶縁膜の上に形成された金属パターン
   とを有していることを特徴とする半導体装置。 ２　半導体基板の主表面に形成された絶縁膜を選択的に
   異方性エッチングして該絶縁膜に開口を形成する工程と
   、該開口内と該絶縁膜の上に不純物ドープト多結晶シリ
   コン等の不純物添加物層をその上面全体がほぼ平坦とな
   る厚さまで堆積させる工程と、該開口内の該不純物添加
   物の層厚が該絶縁膜の層厚より小さくなるまで該不純物
   添加物層を全面エッチングする工程と、該開口内の該不
   純物添加物層から不純物を半導体基板内に拡散させるこ
   とにより該開口の真下に不純物拡散領域を形成すると同
   時に該不純物添加物層を導電層に変換させる工程と、該
   導電層の上に金属パターンを形成する工程とからなる半
   導体装置の製造方法。