JPS61148981A - 信号切換回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、たとえば家庭用ビデオチーブレコーダにおけ
る輝度信号再生系のドロップアウト補償回路などに用い
られる信号切換回路に関する。

〔発明の技術的背景〕

家庭用ビデオチーブレコーダの輝度信号系の再生側に使
用されるドロップアウト補償回路として、例えば第２図
に示すような！水平期間（縛りローズドルーゾ補正方式
がある。これは再生輝度信号（低搬送波ＦＭ信号）Ｋド
ロ，ｆアウトが生じたときに、テレビ画像のライン相関
性を利用して１水平期間前の輝度信号で代用させるもの
である。

〔背景技術の問題点〕

ところで、従来のドロップアウト補償回路は、ドロツブ
アクト検出回路によシドロップアウトを検出したときに
は必らず代用信号を選択するように切換制御を行なって
いるが、ζの機能のｔｌかにドロップアウト検出の有無
に関係なく強制的に再生輝度信号を常に選択するような
機能を必要とする場合がある（ＦＭドロ，ｆアウトコン
トロールで々くビデオドロップアウトコントロールを行
なうような場合）。しかし、このような要望に応える２
つの機能を持ったアナログ信号切換回路として、特に低
電源電圧の下で大信号振幅を取シ扱５場合でも信号のり
ニアリティを劣化させず、かつ設計が容易であって回路
構成が比較的簡単なものは見当らない。

〔発明の目的〕

本発明は上記の事情に鑑みてなされたもので、２つの信
号入力をスイッチ制御信号によって切換選択して出力す
る第１の機能および上記２つの信号入力の一方のみを常
に選択して出力する第２の機能を選択可能であって、低
電源電圧の下で大信号振幅を取力扱う場合でも信号のり
＝アリティを劣化させず、比較的簡単な回路構成で実現
可能な信号切換回路を提供するものである。

〔発明の概要〕

即ち、本発明の信号切換回路は、第１の被選択信号と第
２の被選択信号とを切換選択して出力し、または第１の
被選択信号のみ５を選択して出力するように制御ぢれる
δイッチ回路と、制御端子にたとえば第２の被選、択、
信号入力が印加ぢれるか、または所定直流電位が印加ぢ
れるか５に応じて第１の被選択信号と，第２の被選択信
号とを切換選択するための制御信号、ま九は前記第１の
被選択信号のみを選択するための制御４号を前記スイッ
チ回路に与える制御回．路５とを具備する特徴とするも
のである。

したがって、２つの信号入力をスイッチ制御信号によっ
て切換選択して出力する第１の機能および上記２つの信
号入力の一方のみを常に選択して出力する第２の機能を
選択することが可能である。

〔発明の実施例〕

以下、本発明を家庭用ビデオチーブレコーダの輝度信号
再生系に使用されているドロップアウト補償回路に適用
した場合の一例について図面を参照して説明する。

即ち、第１図に．おいて、１は再生輝度信号（４Ｍｕ付
近を中心周波数とする低搬送波ＦＭ信号）入力およびＩ
Ｈ遅れの再生輝度信号を切換選択するスイッ、チ回路、
２は基準電圧（ＶＯ−α）と制御端子３の入力電圧との
大小関係を比較する第１のコンパレータ、４は上記第１
のコンパレータ２の出力によって動作の可否が制御され
、動作可能時には第１スイツチ制御入力と第２スイツチ
制御入力との電圧比較を行なって比較出力により前記ス
イッチ回路１の切換制御を行なう．第７のコンパレータ
、５は前記制御端子３の入力電圧を前記スイッチ回路１
の一方の入力として印加するバッファ回路であって、た
とえば基準入力端に基準電圧ｖ０が印加された差動増幅
器６が用いられている。ではドロップアウト検出回路、
８はこのドロップアウト検出回路７の検出出力の有無に
応じたスイッチ制御信号を前記第２のコン・母レータ４
に供給するスイッチ制御回路、９は前記スイッチ回路１
の出力信号を１水平期間（Ｈ）遅延させるＩＨ遅延回路
である。

前記スイッチ回路１においては、再生輝度信号がペース
に入力するＮＰＮ形トランジスタＱ。

と第１の定電流源用のＮＰＮ形トランジスタＱ。

とがｖｃ電源と接地端との間に直列接続されている。ま
た、前記差動増幅器６の出力電圧がペースに入力するＮ
ＰＮ形トランジスタＱｓと第２の定電流源用のＮＰＮ形
トランジスタＱ４とがＶ電源と接地端との間に接続され
ている。また、上記トランジスタＱｕ−Ｑｓの各エミッ
タ相互間にそれぞれペース・コレクタ相互が接続されて
互いのコレクタ相互が接続された２個のＮＰＮ形トラン
ジスタＱｓ　　、Ｑｓが直列接続されている。

また、上記トランジスタＱｓ　　、Ｑｓのコレクタ相互
接続点とｖｃ′ｆＩＬ源との間に抵抗（あるいは電流源
でもよい）Ｒ１が接続されており、上記コレクタ相互接
続点から出力信号Ｖｏｕｔが取り出される。

前記第１のコンパレータ２においては、２個のＮＰＮ形
トランジスタＱｙ−Ｑｓのエミッタ相互が接続され、こ
のエミッタ相互接続点と接地端との間に抵抗（あるいは
電流源でもよい）ＲＸが接続され、一方のトランジスタ
Ｑ、のペースに基準電圧（ＶＳ−α）が印加され、他方
のトランジスタＱ７のペースに制御端子３の入力電圧が
印加されている。また、上記トラン・ゾスタＱ。

のコレクタとｖｃ電源との間に第１のカレントミラー回
路１０の一次側トランジスタ（コレクタ・ペース相互が
接続されたＰＮＰ形トランジスタ）Ｑ、が接続され、前
記トランジスタＱ、のコレクタとｖｃ電源との間に第２
のカレントミラー回路１１の一次側トランジスタ（コレ
クタ・ペース相互が接続されたＰＮＰ形トランジスタ）
Ｑｌ。

が接続されている。

前記第２のコンパレータ４においては、ペースに第１ス
イ、子制御入力が印加されるＰＮＰ形トランジスタＱ　
１１と、ペースに第２スイツチ制御信号入力が印加され
るＰＮＰ形トランジスタＱ８゜とのエミッタ相互が接続
され、上記トランジスタＱｌｌのコレクタと接地端との
間にコレクタ・ペース相互が接続されたＮＨＮ形トラン
ジスタＱｌｌが接続され、前記トランジスタＱ１！のコ
レクタと接地端との間にコレクタ・ペース相互が接続さ
れたＮＰＮ形トランジスタＱ１４が接続されている。そ
して、前記トランジスタＱ１□、Ｑ１．のエミッタ相互
接続点とｖｅ電源との間に前記第１のカレントミラー回
路ＩＱの二次側トランジスタ（ＰＮＰ形トランジスタ）
Ｑｌ、が接続され、第２スイツチ制御入力がペースに印
加されるトランジスタＱ　１ｍのコレクタとｖｃ電源と
の間に前記第２のカレントミラー回路１１の二次側トラ
ンジスタ（ＰＮＰ形トランジスタ）Ｑ□が接続されてい
る。そして、前記トランジスタＱｔｓ＋Ｑｔ４の各コレ
クタが対応して前記スイッチ回路１の定電流源用トラン
ジスタＱｔ　　、Ｑｚのペースに接続されている。

次Ｋ、上記回路の動作について２つの使用モードに分け
て説明する。

（ａ）ｔＵ遅延回路９の出方信号を制御端子３に印加し
て通常のドロップアウト補償動作を行なわせる場合。

制御端子３の信号振幅がα以下のときには、第１のコン
ノぐレータ２においてトランジスタ。！のペース電位が
トランジスタＱ、のペース電位（Ｖｏ−α）よシ高いの
でトランジスタ９丁がオン、トランジスタＱ、がオフに
なり、第２のカレントミラー回路１１には電流が流れず
、第１のカレントミラー回路ＩＱに電流が流れる。した
がって第２のコン／臂レータ４が動作可能になるので、
第１スイツチ制御入方レベルが第２スイツチ制御信号入
力レベルよシ大きいときには、トランジスタＱｓｚ　　
、Ｑｌがオンになり、トランジスタＱ＋ｔ、Ｑ目がオフ
になる。これによって、スイッチ回路１において定電流
源用トランジスタＱｘ、Ｑ４が対応してオン、オフ状態
になり、トランジスタＱ１．Ｑｓが対応して導通、非導
通状態になるので再生輝度信号が選択されて出力信号Ｖ
ｏｕｔとして取シ出される。上記とは逆に、第２スイツ
チ制御入力レベルが第１スイツチ制御入力レベルよシ大
きいときには、トランジスタＱ　ｎ＊　ｅ　Ｑ　１Ｂが
オンになり、トランジスタＱ１．。

Ｑ工、がオフになる。これによって、スイッチ回路Ｉに
おいて定電流源用トランジスタＱａ＝Ｑｓが対応してオ
ン、オフ状態になシ、トランジスタＱａ＝Ｑｔが対応し
て導通、非導通状態になるのでＩＨ遅延信号が選択され
て出力信号Ｖｏｕｔとして取シ出される。

（ｂ）　　制御端子３に所定のノ々イアス電圧（Ｖ、−
αよシ低い電圧）を印加して第１．第２スイツチ制御入
力に関係なく再生輝度信号を常に選択して出力信号Ｖｏ
ｕｔとして取シ出させる場合。

このときには、第１のコンノ臂レータ２においてトラン
ジスタＱ、のペース電位がトランジスタＱ、のペース電
位（ｖ、−α）よシ低いのでトランジスタＱ、がオン、
トランジスタＱ、がオフになシ、第１のカレントミラー
回路１０には電流が流れず、第２のカレントミラー回路
１１に電流が流れる。したがって、第２のコンＡレータ
４は動作不能になるが、トランジスタＱ１４に上記第２
のカレントミラー回路１１からの電流が流れる。これに
よって、スイッチ回路１において定電流源用トランジス
タＱ＊−Ｑ４が対応してオン、オフ状態になシ、トラン
ジスタＱｔ−Ｑｓが対応して導通、非導通状態になるの
で再生輝度信号が選択されて出力信号Ｖｏｕｔとして取
り出される。

上述したアナログ信号切換回路によれば、切換選択対象
となるアナログ信号が入力するスイ、子回路においてＶ
、電源と接地端との間には２個のトランジスタの直列回
路が挿入されているだけでありて、この直列回路の電圧
降下は小さいので、Ｖ電源電圧として低電圧を使用する
ととが可能であると共に大信号振幅を取シ扱うことが可
能である。また、上記アナログ信号の入出方間経路に２
個のトランジスタが直列に挿入されているだけであシ、
この信号経路の容量負荷は実質定電流源用トランジスタ
のコレクタ・サブ間容量のみなので、ダイナミックレン
ジが広く、信号のＩＪ　ニアリティの劣化が少ない。ま
た、回路構成は、スイッチ回路と、このスイッチ回路用
の制御回路である２個のコンノ４レータと、１個のバッ
ファ回路とからなシ、比較的簡易でアシ、設計も容易で
ある。

〔発明の効果〕

上述したように本発明の信号切換回路によれば、２つの
信号入力をスイッチ制御信号によって切換選択して出力
する第１の機能および上記２つの信号入力の一方のみを
常に選択して出力する第２の機能を選択可能である。し
かも、上記信号の経路に挿゛入されるスイッチ回路とし
て、低電源電圧の下で大信号振幅を取シ扱う場合でも信
号のりニアリティを劣化させないように構成可能であシ
、このスイッチ回路を制御するための制御回路も含めて
全体として比較的簡単な回路構成で実現可能である。

【図面の簡単な説明】

第１図は本発明の信号切換回路の一実施例に係るドロッ
プアウト補償回路を示す回路図、第２図は従来のドロッ
プアウト補償回路を示す回路図である。 １・・・スイッチ回路、ｊｔ４・・・コンノ々レータ回
路、３・・・制御端子、５・・・バッファ回路、１０゜
１１・・・カレントミラー回路、９８〜９１ｇはトラン
ジスタ。

Claims (3)

【特許請求の範囲】
1. （１）第１の被選択信号と第２の被選択信号とを切換選
   択して出力しまたは第１の被選択信号のみを選択して出
   力するように制御されるスイッチ回路と、制御端子の制
   御入力電位と所定基準電位との大小関係に応じて前記第
   １の被選択信号と第２の被選択信号とを切換選択するた
   めの制御信号または前記第１の被選択信号のみを選択す
   るための制御信号を前記スイッチ回路に与えるための制
   御回路とを具備することを特徴とする信号切換回路。
2. （２）前記制御端子と前記スイッチ回路の第２の被選択
   信号入力端との間にバッファ回路を挿入し、制御端子の
   制御入力として第２の被選択信号入力または所定の直流
   電位を印加し、上記第２の被選択信号入力印加中に前記
   第１の被選択信号と第２の被選択信号とを切換選択する
   ように前記スイッチ回路を制御することを特徴とする前
   記特許請求の範囲第１項記載の信号切換回路。
3. （３）前記スイッチ回路は、第１の被選択信号入力がベ
   ースに印加される第１の信号入力用トランジスタＱ＿１
   と第１の定電流源用トランジスタＱ＿２とが電源と接地
   端との間に直列に接続され、第２の信号入力用トランジ
   スタＱ＿３と第２の定電流源用トランジスタＱ＿４とが
   電源と接地端との間に直列に接続され、上記信号入力用
   トランジスタＱ＿１、Ｑ＿３のエミッタ相互間にいずれ
   か一方のエミッタからの信号を出力信号として取り出す
   回路を有してなり、前記制御回路は前記制御端子の制御
   入力電位と所定基準電位との大小関係に応じて前記スイ
   ッチ回路における２個の定電流源用トランジスタＱ＿２
   、Ｑ＿４をスイッチ制御入力によって択一的に選択して
   導通させるように制御し、あるいは上記２個の定電流源
   用トランジスタのうちの第１の定電流源用トランジスタ
   Ｑ＿２のみを常に導通させるように制御することを特徴
   とする前記特許請求の範囲第１項記載の信号切換回路。