JPS61142824A - 高速dpcm符号器 - Google Patents
高速dpcm符号器Info
- Publication number
- JPS61142824A JPS61142824A JP59263972A JP26397284A JPS61142824A JP S61142824 A JPS61142824 A JP S61142824A JP 59263972 A JP59263972 A JP 59263972A JP 26397284 A JP26397284 A JP 26397284A JP S61142824 A JPS61142824 A JP S61142824A
- Authority
- JP
- Japan
- Prior art keywords
- output
- multiplier
- quantizer
- subtracter
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、画像帯域圧縮装置等に用いられるDPCM符
号器に係り、動作速度を高速化出来る高速DPCM符号
器に関する。
号器に係り、動作速度を高速化出来る高速DPCM符号
器に関する。
DPCM符号器を用い帯域圧縮を行う場合動作速度を高
速化出来ることが望まれる。
速化出来ることが望まれる。
第2図は従来例のDPCM符号器のブロック図である。
図中1は減算器、2,6は遅延素子であるFF、3は量
子化器、4は加算器、5は予測係数1/2を乗算する乗
算器を示す。
子化器、4は加算器、5は予測係数1/2を乗算する乗
算器を示す。
第2図の動作を説明すると、入力するPCM信号と予測
値との差を減算器1にて求め、これをFF2にて遅延さ
せ、量子化器3にて量子化してDPCM信号を出力する
。
値との差を減算器1にて求め、これをFF2にて遅延さ
せ、量子化器3にて量子化してDPCM信号を出力する
。
一方この出力は、加算器4にも入力し、加算器4の出力
に予測係数172を乗算器5にて乗じFF6にて遅延さ
れた1標本化周期前の予測値との加算を行い、この出力
に乗算器5にて予測係数1/2を乗算し予測値を求めて
いる。
に予測係数172を乗算器5にて乗じFF6にて遅延さ
れた1標本化周期前の予測値との加算を行い、この出力
に乗算器5にて予測係数1/2を乗算し予測値を求めて
いる。
このようにして第2図のDPCM符号器は、量子化され
たDPCM信号を出力している。
たDPCM信号を出力している。
しかしながら、上記DPCM符号器の動作速度は、FF
2.量子化器3.加算器49乗算器5゜減算器1のルー
プで定まり、動作速度が遅い問題点がある。
2.量子化器3.加算器49乗算器5゜減算器1のルー
プで定まり、動作速度が遅い問題点がある。
上記問題点は、出力側に、量子化DPCM信号を発生す
る量子化器と、加算器及び第1の乗算器及び第1の遅延
素子を含み、且つ該第1の乗算器で該加算器の出力に予
測係数を乗算し、この出力を該第1の遅延素子にて遅延
させ、該量子化器の出力とともに該加算器に入力し予測
値を検出する予測値検出計算ループと、第1の入力にP
CM信号が、第2の入力に、該予測値を第1の遅延素子
にて遅延された信号に第3の乗算器により予測係数を乗
算した信号が入力する第1の減算器と、該第1の減算器
の出力を第1の入力とし、第2の入力に該量子化器の出
力に第2の乗算器により予測係数を乗算した信号を入力
する第2の減算器を接続し、又この出力に、この出力を
遅延させる第2の遅延素子を接続し、この出力を該量子
化器の入力側に接続してなる本発明の高速DPCM符号
器により解決される。
る量子化器と、加算器及び第1の乗算器及び第1の遅延
素子を含み、且つ該第1の乗算器で該加算器の出力に予
測係数を乗算し、この出力を該第1の遅延素子にて遅延
させ、該量子化器の出力とともに該加算器に入力し予測
値を検出する予測値検出計算ループと、第1の入力にP
CM信号が、第2の入力に、該予測値を第1の遅延素子
にて遅延された信号に第3の乗算器により予測係数を乗
算した信号が入力する第1の減算器と、該第1の減算器
の出力を第1の入力とし、第2の入力に該量子化器の出
力に第2の乗算器により予測係数を乗算した信号を入力
する第2の減算器を接続し、又この出力に、この出力を
遅延させる第2の遅延素子を接続し、この出力を該量子
化器の入力側に接続してなる本発明の高速DPCM符号
器により解決される。
本発明によれば、動作速度は第2の遅延素子。
量子化器、第2の乗算器、第2の減算器にて定まり、従
来の場合に比し、加算器を含まない分だけ動作速度が早
いので動作速度を高速にすることが出来る。
来の場合に比し、加算器を含まない分だけ動作速度が早
いので動作速度を高速にすることが出来る。
第1図は、本発明の実施例の高速DPCM符号器のブロ
ック図である。
ック図である。
図中7.8は減算器、9.10は予測係数の1/2を乗
算する乗算器であり、尚全図を通じ同一符号は同一機能
のものを示す。
算する乗算器であり、尚全図を通じ同一符号は同一機能
のものを示す。
第1図の場合で第2図の場合と異なる点を説明すると、
FF6の出力であるl標本化周期前の値は乗算農工0に
て予測係数1/2を乗算され、第1の減算器7に入力し
、入力するPCM信号との差を求め、第2の減算器8に
入力する。
FF6の出力であるl標本化周期前の値は乗算農工0に
て予測係数1/2を乗算され、第1の減算器7に入力し
、入力するPCM信号との差を求め、第2の減算器8に
入力する。
一方、量子化器3の出力のDPCM信号は、乗算器9に
て予測係数1/2を乗算され、第2の減算器8に入力し
、減算器7の出力との差を求め、FF2を介して量子化
器3に入力している点である。
て予測係数1/2を乗算され、第2の減算器8に入力し
、減算器7の出力との差を求め、FF2を介して量子化
器3に入力している点である。
即ち、第2図では、量子化器3の出力とFF6の出力と
は、加算器4にて加算され、乗算器5にて予測係数1/
2を乗算し予測値として、入力PCM信号より減算器l
にて減算していたものを、第1図では、量子化器3の出
力とFF6の出力とは、夫々側々に乗算器9.lOにて
予測係数l/2を乗算し、又別々に入力PCM信号より
減算器7.8にて減算して、第2図の場合と等価にして
いる。
は、加算器4にて加算され、乗算器5にて予測係数1/
2を乗算し予測値として、入力PCM信号より減算器l
にて減算していたものを、第1図では、量子化器3の出
力とFF6の出力とは、夫々側々に乗算器9.lOにて
予測係数l/2を乗算し、又別々に入力PCM信号より
減算器7.8にて減算して、第2図の場合と等価にして
いる。
このようにすると、動作速度を決定するクリチカルパス
はFF2.量子化器32乗算器9.減算器8となり、第
2図の場合と比較すると、クリチカルパス内に加算器4
のない分だけ動作速度は早くなり、DPCM符号器の動
作速度を早くすることが出来る。
はFF2.量子化器32乗算器9.減算器8となり、第
2図の場合と比較すると、クリチカルパス内に加算器4
のない分だけ動作速度は早くなり、DPCM符号器の動
作速度を早くすることが出来る。
以上詳細に説明せる如く本発明によれば、動作速度の早
い高速DPCM符号器が得られる効果がある。
い高速DPCM符号器が得られる効果がある。
第1図は本発明の実施例のブロック図、第2図は従来例
のDPCM符号器のブロック図である。 図において、 1.7.8は減算器、 2.6はFF。 3は量子化器、 4は加算器、 5.9.10は乗算器を示す。
のDPCM符号器のブロック図である。 図において、 1.7.8は減算器、 2.6はFF。 3は量子化器、 4は加算器、 5.9.10は乗算器を示す。
Claims (1)
- 出力側に、量子化DPCM信号を発生する量子化器と、
加算器及び第1の乗算器及び第1の遅延素子を含み、且
つ該第1の乗算器で該加算器の出力に予測係数を乗算し
、この出力を該第1の遅延素子にて遅延させ、該量子化
器の出力とともに該加算器に入力し予測値を検出する予
測値検出計算ループと、第1の入力にPCM信号が、第
2の入力に、該予測値を第1の遅延素子にて遅延された
信号に第3の乗算器により予測係数を乗算した信号が入
力する第1の減算器と、該第1の減算器の出力を第1の
入力とし、第2の入力に該量子化器の出力に第2の乗算
器により予測係数を乗算した信号を入力する第2の減算
器を接続し、又この出力に、この出力を遅延させる第2
の遅延素子を接続し、この出力を該量子化器の入力側に
接続してなることを特徴とする高速DPCM符号器。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59263972A JPS61142824A (ja) | 1984-12-14 | 1984-12-14 | 高速dpcm符号器 |
EP85110978A EP0173983B1 (en) | 1984-08-30 | 1985-08-30 | Differential coding circuit |
DE8585110978T DE3586932T2 (de) | 1984-08-30 | 1985-08-30 | Differentielle kodierungsschaltung. |
KR1019850006333A KR890004441B1 (ko) | 1984-08-30 | 1985-08-30 | 차동 코딩 회로 |
CA000489802A CA1338767C (en) | 1984-08-30 | 1985-08-30 | Differential coding circuit |
US07/049,048 US4771439A (en) | 1984-08-30 | 1987-05-12 | Differential coding circuit with reduced critical path applicable to DPCM |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59263972A JPS61142824A (ja) | 1984-12-14 | 1984-12-14 | 高速dpcm符号器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61142824A true JPS61142824A (ja) | 1986-06-30 |
JPH0156578B2 JPH0156578B2 (ja) | 1989-11-30 |
Family
ID=17396772
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59263972A Granted JPS61142824A (ja) | 1984-08-30 | 1984-12-14 | 高速dpcm符号器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61142824A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7059052B2 (en) | 1997-03-06 | 2006-06-13 | Ntn Corporation | Hydrodynamic type porous oil-impregnated bearing |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5944137A (ja) * | 1982-09-06 | 1984-03-12 | Nec Corp | 適応差分pcmの方法と符号化/復号化回路 |
JPS5961219A (ja) * | 1982-09-01 | 1984-04-07 | ジ−メンス・アクチエンゲゼルシヤフト | 高速dpcm符号器 |
-
1984
- 1984-12-14 JP JP59263972A patent/JPS61142824A/ja active Granted
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5961219A (ja) * | 1982-09-01 | 1984-04-07 | ジ−メンス・アクチエンゲゼルシヤフト | 高速dpcm符号器 |
JPS5944137A (ja) * | 1982-09-06 | 1984-03-12 | Nec Corp | 適応差分pcmの方法と符号化/復号化回路 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7059052B2 (en) | 1997-03-06 | 2006-06-13 | Ntn Corporation | Hydrodynamic type porous oil-impregnated bearing |
Also Published As
Publication number | Publication date |
---|---|
JPH0156578B2 (ja) | 1989-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR890013877A (ko) | 디지탈 신호의 처리방법 및 장치 | |
JPS61142824A (ja) | 高速dpcm符号器 | |
KR920020840A (ko) | 순회형 디지탈 필터 | |
JPS61121621A (ja) | 高速dpcm回路 | |
JPS56169479A (en) | Clamp circuit | |
JPS63187366A (ja) | 移動平均演算装置 | |
JPS61125233A (ja) | 高速dpcm回路 | |
KR930000650Y1 (ko) | 휘도신호의 잡음제거 회로 | |
JPS6251830A (ja) | 並列処理型平面予測回路 | |
JPS57157372A (en) | Operation error correcting method | |
JPS6158327A (ja) | 高速dpcm符号器 | |
SU1753597A1 (ru) | Цифровой кодек речевого сигнала | |
JPS62216425A (ja) | 予測符号化装置 | |
JPS6455788A (en) | Data interpolating device for digital signal | |
JP3042201B2 (ja) | ノイズシェイパ | |
SU1205310A1 (ru) | Устройство управлени величиной шага дл адаптивной дельта-модул ции | |
JPS61121619A (ja) | 高速dpcm回路 | |
JPS594319A (ja) | 適応予測adpcm符号器 | |
JPH04334207A (ja) | 予測符号化装置 | |
SU936441A1 (ru) | Адаптивный корректор межсимвольных искажений сигнала | |
JPH0442669A (ja) | 雑音低減装置 | |
JPS61121620A (ja) | Dpcm復号器の誤り保護回路 | |
JPS61264823A (ja) | 差分符号器 | |
JPS6484920A (en) | A/d converter | |
JPH0366854B2 (ja) |