JPS61142749A - テ−プキヤリア装置 - Google Patents
テ−プキヤリア装置Info
- Publication number
- JPS61142749A JPS61142749A JP59264732A JP26473284A JPS61142749A JP S61142749 A JPS61142749 A JP S61142749A JP 59264732 A JP59264732 A JP 59264732A JP 26473284 A JP26473284 A JP 26473284A JP S61142749 A JPS61142749 A JP S61142749A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- element chip
- base plate
- conductor layer
- tape substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体集積回路におけるテープキャリア装置
に関し、特に裏面電位を取り得るようにしたギヤングボ
ンディングタイプのテープキャリア装置に係るものであ
る。
に関し、特に裏面電位を取り得るようにしたギヤングボ
ンディングタイプのテープキャリア装置に係るものであ
る。
従来のこの種のテープキャリア装置では、一般的に同装
置に搭載される半導体素子チップに関して、装置の表面
側からのみ電極取り出しをなすようにしている。
置に搭載される半導体素子チップに関して、装置の表面
側からのみ電極取り出しをなすようにしている。
こ−で近年、半導体集積回路装置においては、その研究
開発の長足な進歩に伴ない、より有利に使用できる構成
として、半導体素子チップのCNO5化が盛んであり、
そしてこの種のCMO9形半導体素子チップを、装置製
品に組付けて搭載する一つの手段としての、テープキャ
リア装置についても、従来から種々の改良考案がなされ
ているところである。
開発の長足な進歩に伴ない、より有利に使用できる構成
として、半導体素子チップのCNO5化が盛んであり、
そしてこの種のCMO9形半導体素子チップを、装置製
品に組付けて搭載する一つの手段としての、テープキャ
リア装置についても、従来から種々の改良考案がなされ
ているところである。
しかしながら、このようにCNO9化された半導体素子
チップなどをテープキャリア装置上に搭載する場合には
、同CMOS形半導体素子チップにおけるスイッチング
速度などの向上に伴ない、装置の裏面電位をも取り出す
必要が生じてきており、前記した従来のテープキャリア
装置でのように、装置の表面側からのみの電極取り出し
では、同テープキャリア装置に期待されるところの、所
期の機能を効果的には発揮し得ないという問題点があり
。
チップなどをテープキャリア装置上に搭載する場合には
、同CMOS形半導体素子チップにおけるスイッチング
速度などの向上に伴ない、装置の裏面電位をも取り出す
必要が生じてきており、前記した従来のテープキャリア
装置でのように、装置の表面側からのみの電極取り出し
では、同テープキャリア装置に期待されるところの、所
期の機能を効果的には発揮し得ないという問題点があり
。
装置に搭載されるCMO9形半導体素子チップなどの裏
面電位を取り出すための簡単な構成の提案が望まれてい
るところである。
面電位を取り出すための簡単な構成の提案が望まれてい
るところである。
従ってこの発明の目的とするところは、搭載されるCM
OS形を含んだ同種の半導体素子チップの。
OS形を含んだ同種の半導体素子チップの。
表面側での電極取り出しは勿論、裏面電位をも取り得る
ようにした簡単な構成のテープキャリア装置を提供する
ことである。
ようにした簡単な構成のテープキャリア装置を提供する
ことである。
この発明に係るテープキャリア装置は、半導体素子チッ
プの裏面電極をオーミック接続させる金属メッキ層を形
成した導電性金属材料からなるベース板を設けて、その
一端部側に表面側への接続部を突出形成させ、またこの
ベース板上に絶縁性補強材を介してテープ基板を接着さ
せると共に。
プの裏面電極をオーミック接続させる金属メッキ層を形
成した導電性金属材料からなるベース板を設けて、その
一端部側に表面側への接続部を突出形成させ、またこの
ベース板上に絶縁性補強材を介してテープ基板を接着さ
せると共に。
同テープ基板には、半導体素子チップの表面側番入出力
端子部に接続される導体層と、ベース板の接続部に接続
させるための、この導体層から一端部側に延びる導体層
部分とを形成させたものである。
端子部に接続される導体層と、ベース板の接続部に接続
させるための、この導体層から一端部側に延びる導体層
部分とを形成させたものである。
従ってこの発明においては、ペニス板の一端部にあって
表面部側に突出形成される接続部への。
表面部側に突出形成される接続部への。
テープ基板上の一端部側に延びる導体層部分の接続によ
って、この装置での半導体素子チップの表面側での電極
取り出しに併せて、その裏面電位も取り出すことができ
るのである。
って、この装置での半導体素子チップの表面側での電極
取り出しに併せて、その裏面電位も取り出すことができ
るのである。
以下この発明に係るテープキャリア装置の一実施例につ
き、第1図ないし第4図を参照して詳細に説明する。
き、第1図ないし第4図を参照して詳細に説明する。
第1図はこの実施例を適用したテープキャリア装置を示
す平面図、第2図は同上■−■線部の断面図、第3図お
よび第4図は同上装置の裏面電位を取るためのベース板
の平面図および断面図である。
す平面図、第2図は同上■−■線部の断面図、第3図お
よび第4図は同上装置の裏面電位を取るためのベース板
の平面図および断面図である。
これらの実施例各図において、電気絶縁性を有するテー
プ基板1には、従来と同様にその表面上にあって、co
osなとの半導体素子チップ3の表面側の各入出力端子
部に対応して、所期通りにパターニングされた導体層2
を形成させてあり、かつその一端部側に延びる導体層部
分2aは、後述する通り、裏面電位を取るために巾広く
形成させである。また例えばステンレスなどの導電性金
属材料からなるベース板4には、半導体素子チップ3の
裏面電極との間にオーミックコンタクトをとるための1
例えば金メッキなどによる金属メッキ層5を施すと共に
、その一端部側の今市に亘り所期の充分な段差を与えて
1表面側への接続部4aを突出形成させである。
プ基板1には、従来と同様にその表面上にあって、co
osなとの半導体素子チップ3の表面側の各入出力端子
部に対応して、所期通りにパターニングされた導体層2
を形成させてあり、かつその一端部側に延びる導体層部
分2aは、後述する通り、裏面電位を取るために巾広く
形成させである。また例えばステンレスなどの導電性金
属材料からなるベース板4には、半導体素子チップ3の
裏面電極との間にオーミックコンタクトをとるための1
例えば金メッキなどによる金属メッキ層5を施すと共に
、その一端部側の今市に亘り所期の充分な段差を与えて
1表面側への接続部4aを突出形成させである。
しかして前記テープ基板1は、その厚さがせいぜい10
0ILa+程度に設定されていて、半導体素子チップ3
の厚さ0,41腸程度よりも薄いために、前記ベース板
4に対しては、絶縁性補強材8を介して一様に接着させ
ると共に、このテープ基板l上の導体層部分2aを、ベ
ース板4の表面側へ突出形成された接続部4aに電気的
に接続させ、また同ペース板4の金属メッキ層5に対し
て、裏面電極をオーミック接続させた半導体素子チップ
3には、その表面側の各入出力端子部に、テープ基板l
上のパターニングされた導体層2の各端部を同様に電気
的に接続させてあり、さらにこの各入出力端子部を含む
半導体素子チップ3の部分を、封止樹脂7により樹脂封
止させたものである。
0ILa+程度に設定されていて、半導体素子チップ3
の厚さ0,41腸程度よりも薄いために、前記ベース板
4に対しては、絶縁性補強材8を介して一様に接着させ
ると共に、このテープ基板l上の導体層部分2aを、ベ
ース板4の表面側へ突出形成された接続部4aに電気的
に接続させ、また同ペース板4の金属メッキ層5に対し
て、裏面電極をオーミック接続させた半導体素子チップ
3には、その表面側の各入出力端子部に、テープ基板l
上のパターニングされた導体層2の各端部を同様に電気
的に接続させてあり、さらにこの各入出力端子部を含む
半導体素子チップ3の部分を、封止樹脂7により樹脂封
止させたものである。
なお、前記実施例においては、片面テープキャリア装置
にCMO9形半導体素子チップを搭載させる場合につい
て述べたが、これを両面テープキャリア装置に対しても
同様に適用できることは勿論である。
にCMO9形半導体素子チップを搭載させる場合につい
て述べたが、これを両面テープキャリア装置に対しても
同様に適用できることは勿論である。
従ってこの実施例構成の場合には、半導体素子チップの
裏面電位を、ベース板の接続部を通してテープ基板上の
導体層に極めて容易に取り出すことができるのである。
裏面電位を、ベース板の接続部を通してテープ基板上の
導体層に極めて容易に取り出すことができるのである。
以上詳述したようにこの発明によれば、ベース板の一端
部に表面部側へ向1すて突出形成される接続部に対し、
テープ基板上の一端部側に延びる導体層部分を接続させ
るようにしたので、このテープキャリア装置での半導体
素子チップの表面側からの電極取り出しに併せて、その
裏面電位をも取り出すことができ、かつこれらの接続部
と導体層部分とを広い巾で接続させた覧めに、充分な電
気的導通が可能であって、装置の信頼性向上に大きく寄
与できる利点があり、またベース板に対してテープ基板
を絶縁性補強材の介在のもとに接着させるようにしたか
ら、絶縁状態でのテープ基板の補強を効果的になし得ら
れ、しかも装置構成が比較的簡単で容易に実施できるな
どの特長を有するものである。
部に表面部側へ向1すて突出形成される接続部に対し、
テープ基板上の一端部側に延びる導体層部分を接続させ
るようにしたので、このテープキャリア装置での半導体
素子チップの表面側からの電極取り出しに併せて、その
裏面電位をも取り出すことができ、かつこれらの接続部
と導体層部分とを広い巾で接続させた覧めに、充分な電
気的導通が可能であって、装置の信頼性向上に大きく寄
与できる利点があり、またベース板に対してテープ基板
を絶縁性補強材の介在のもとに接着させるようにしたか
ら、絶縁状態でのテープ基板の補強を効果的になし得ら
れ、しかも装置構成が比較的簡単で容易に実施できるな
どの特長を有するものである。
第1図はこの発明に係るテープキャリア装置の一実施例
による概要構成を示す平面図、第2図は同上■−■線部
の断面図であり、また第3図および第4図は同上装置の
裏面電位を取るためのベース板の平面図および断面図で
ある。 1・・・・テープ基板、2・・・・導体層、2a・・・
・導体層、3・・・・半導体素子チップ、4・・・・ベ
ース板、4a・・・・接続部、5・・・・金属ノー2キ
暦、8・・・・絶縁性補強材、7・・・・封止樹脂。 代理人 大 岩 増 雄 !I!1図 112図 1コ 1 = テープ11不( 2: 埋−−イブ軽−)q 34、庵伜S)ケ−y7’ 4 : 八−スギ瓦 5:なs4≠1ヤ層 6=化大製48坤°体玖 7:賛1市詣 “ 第3図 tlA図
による概要構成を示す平面図、第2図は同上■−■線部
の断面図であり、また第3図および第4図は同上装置の
裏面電位を取るためのベース板の平面図および断面図で
ある。 1・・・・テープ基板、2・・・・導体層、2a・・・
・導体層、3・・・・半導体素子チップ、4・・・・ベ
ース板、4a・・・・接続部、5・・・・金属ノー2キ
暦、8・・・・絶縁性補強材、7・・・・封止樹脂。 代理人 大 岩 増 雄 !I!1図 112図 1コ 1 = テープ11不( 2: 埋−−イブ軽−)q 34、庵伜S)ケ−y7’ 4 : 八−スギ瓦 5:なs4≠1ヤ層 6=化大製48坤°体玖 7:賛1市詣 “ 第3図 tlA図
Claims (1)
- 半導体素子チップと、一端部側に表面側への接続部を
突出形成させ、かつ上面に前記半導体素子チップの裏面
電極をオーミック接続させる金属メッキ層を形成した導
電性金属材料からなるベース板と、前記半導体素子チッ
プの表面側各入出力端子部に接続される導体層、および
前記ベース板の接続部に接続させるための、導体層から
一端部側に延びる導体層部分を有していて、前記ベース
板上に絶縁性補強材を介して接着させるテープ基板とか
ら構成され、前記各入出力端子部側接続部を含む半導体
素子チップを樹脂封止させたことを特徴とするテープキ
ャリア装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59264732A JPS61142749A (ja) | 1984-12-14 | 1984-12-14 | テ−プキヤリア装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59264732A JPS61142749A (ja) | 1984-12-14 | 1984-12-14 | テ−プキヤリア装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61142749A true JPS61142749A (ja) | 1986-06-30 |
Family
ID=17407401
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59264732A Pending JPS61142749A (ja) | 1984-12-14 | 1984-12-14 | テ−プキヤリア装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61142749A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6428930A (en) * | 1987-07-24 | 1989-01-31 | Mitsubishi Electric Corp | Semiconductor device |
US5087530A (en) * | 1988-12-13 | 1992-02-11 | Shinko Electric Industries Co., Ltd. | Automatic bonding tape used in semiconductor device |
-
1984
- 1984-12-14 JP JP59264732A patent/JPS61142749A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6428930A (en) * | 1987-07-24 | 1989-01-31 | Mitsubishi Electric Corp | Semiconductor device |
US5087530A (en) * | 1988-12-13 | 1992-02-11 | Shinko Electric Industries Co., Ltd. | Automatic bonding tape used in semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920001701A (ko) | 반도체 장치 및 그 제조방법 | |
GB1492015A (en) | Integrated circuit devices | |
KR19980055816A (ko) | 칩 사이즈 반도체 패키지의 제조 방법 | |
JPS55111151A (en) | Integrated circuit device | |
JPS61142749A (ja) | テ−プキヤリア装置 | |
JPH02146792A (ja) | 半導体装置の実装構造 | |
JP2652222B2 (ja) | 電子部品搭載用基板 | |
JPS57202747A (en) | Electronic circuit device | |
JP2830221B2 (ja) | ハイブリッド集積回路のマウント構造 | |
JPS6037640B2 (ja) | プリント基板 | |
JPS6046038A (ja) | 集積回路装置 | |
JPS5710251A (en) | Semiconductor device | |
JPS63147339A (ja) | 半導体装置 | |
JPH0249460A (ja) | 樹脂封止型半導体装置 | |
JPH06260538A (ja) | 半導体装置 | |
JP2784209B2 (ja) | 半導体装置 | |
JPS57147262A (en) | Manufacture of semiconductor device | |
JPS5642362A (en) | Package for integrated circuit | |
JPH01210393A (ja) | 集積回路装置 | |
JPS5598839A (en) | Semiconductor device | |
JPH01145826A (ja) | 電気的接続接点 | |
JP2002329806A (ja) | 電気回路部品 | |
JPH03284858A (ja) | 半導体装置 | |
JPH0846121A (ja) | 樹脂封止型半導体装置 | |
JPS56161664A (en) | Manufacture of lead for connecting semiconductor device |