JPS61141214A - 電流分配回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の要点 この発明は、１つの入力電流からこれと同じ大きさまた
は適当な定数が乗じられた大きさの複数の出力電流を生
成するためのＮ流分配回路において、常に所望の値の出
力電流を発生させるようにしたものである。

この発明は次の目次にしたがって、以下詳細に説明され
る。

（１）　発明の背景 （１，１）　　技術分野 （１，２）　　トランジスタで構成されるＮ流分配回路
における問題点 （１，２，１）　　ＩＩ流の入出力形態（１，２，２）
　　マルチ中コレクタ・トランジスタとその誘導形 （１，２，３）　　マルチ・コレクタ・トランジスタの
飽和 （２）　発明の概要 （２，１）　　発明の目的 （２，２）　　発明の構成と効果 （３）　実施例の説明 （３，１）　　第１実施例 （３，２）　　第２実施例（ファジィ論理回路）（３，
２，１）　　ファジィ論理の基本演算（３，２，２）　
　限界差回路 （３，２，３）　　論理和回路 （３，２，４）　　絶対差回路 （１）発明の背景 （１，１）　　技術分野 この発明は、電流モードで動作する演算回路、たとえば
、多値論理回路、ファジィ論理回路、通常のアナログ演
算回路等において不可欠な電流分配回路、すなわち１つ
の電流からこれと同じ大きさまたは適当な定数が乗じら
れた大きさの複数の出力電流を生成するための回路に関
する。

（１，２）　　トランジスタで構成される電流分配回路
における問題点 （１，２，１）　　電流の入出力形態 電流モードで動作する演算回路における電流の入出力形
態について簡単に説明しておく。

第１図において、演算回路（１）の入力電流がｌｉで、
出力電流がＩＯでそれぞれ表わされている。（ａ）は、
入力電流Ｉｉが回路（１）に向って流れ込み、出力電流
■０が回路（１）から流出する入出力形態を示している
。これを、吸い込み入力、吐き出し出力と名付ける。（
ｂ）は、入力電１１ｉが回路（１）から流出し、出力電
流■０が回路（１）に流入する吐き出し入力、吸い込み
出力の形態を示している。同様にして、（Ｃ）は吸い込
み入力、吸い込み出力を、（ｄ）は吐き出し入力、吐き
出し出力をそれぞれ示している。演算回路を多段（カス
ケード）に接続する場合には、第１図（ａ）または（１
））の形態を採用することが好ましい。第１図は１人力
、１出力の例であるが、多入力、多出力の回路において
も電流の入出力形態は変わらない。

電流モードで動作する回路は、抵抗を必要としない、加
算、減算を信号ラインを結線するだけで容易に実現でき
る（ワイヤード・サメイション、ワイヤード・サブトラ
クション）、回路構成が簡単となる等の特徴をもってい
る。

（１，２，２）　　マルチ・コレクタ・トランジスタと
　　　１その誘導形 第２図および第３図はマルチ・コレクタ・トランジスタ
とその誘導形を示している。第２図はｎｐｎタイプのも
の、第３図はｐｎｐタイプのものである。

両図において、（ａ）は電流利得βをもつマルチ・コレ
クタ・トランジスタを示している。

マルチ・コレクタ・トランジスタとは、相互に独立した
複数のコレクタと共通のベースおよびエミッタをもつト
ランジスタをいう。これは一基板上に容易に集積化して
製作することができる。

同図（ｂ）は、２コレクタ・トランジスタを示しており
、一方のコレクタがベースに接続されている。出力電流
（コレクタ電流）Ｉｏは次式から求まる。

ＩＯ−βＩｉ／（１＋β）　　　川（１）もしβ）１で
あれば、第（１）式よりＩｏ−Ｉｉとなる。したがって
、同図（ｂ）の２コレクタ・トランジスタはβ）１のと
き電流ミラーとなる。この回路は、電気モードで動作す
る回路において信号電流の方向を変えるのに用いられる
。

同様の考えにより、同図（Ｃ）に示されるようにマルチ
（多）出力電流ミラーを得ることができる。１つのコレ
クタのみがベースに接続されている。多数の出力電２１
１１０の値はすべて等しい。ただし、すべてのコレクタ
の面積が等しくかつβ）１であることを条件とする。マ
ルチ出力電流ミラーは、１つの入力電流から多数の出力
電流を生成するときに用いられる。

同図（ｄ）は、重みつきマルチ出力電流ミラーを示して
いる。ｎ番目のコレクタの面積がベースに接続されたコ
レクタの面積のｋｎ倍でかつβ）１とすれば、ｎ番目め
出力電流は１ｏｎ−ｋｎ−１ｉとなる。ｋｎ〉１の回路
は電流増幅器として作用し、電流モード回路システムの
出力段として有用となる。ｋｎ≦１の回路は、あらかじ
め定められた論理値を表わす電流の発生器として用いら
れる。たとえば、ファジィ論理回路は０から１までの区
間の連続的な値〔０゜１〕を扱う論理である。入力電流
１ｉを論理値１に対応させれば（たとえば１０μＡ）、
あらかじめ定めた任意の論理値を表わす出力ｍａｔＯｎ
を発生させることができる。

第２図および第３図の（ｂ）、（Ｃ）および（ｄ）に示
す回路は周囲温度とウェハ・プロセスの条件に無関係の
電流利得を有する。したがって、これらの回路は、ファ
ジィまたは多値論理回路システムやアナログ演算回路シ
ステムを設計するのに極めて便利である。標準的１２　
Ｌ構造ではβ）１という条件を満たすことはできないが
、これらの回路は標準的なバイポーラ構造でβ）１とい
う条件を満たしかつ容易に実現することができる。

（１，２，３）　　マルチ・コレクタ・トランジスタの
飽和 マルチ・コレクタ・トランジスタはバイポーラ・トラン
ジスタであり少数キャリアの拡散を利用しているので、
コレクターエミッタ間の電圧が小さくなるとベース領域
で少数キャリアの飽和が生ずる。

第４図は５コレクタ・トランジスタを用いて構成した４
出力電流ミラーを示している。コレクタＣ１は１ｌｉｉ
電圧＋ＶＥ　　（１，ＯＶ）に直接に接続されている。

コレクタＣ２、Ｃ３およびＣ４はスイッチＳＷ１、ＳＷ
２およびＳＷ３を介してそれぞれ電源に接続されている
。コレクタＣ５はベースに接続されている。

第５図は、スイッチＳＷ１〜ＳＷ３のオン、オフ状態を
パラメータとして、この４出力電流ミラーの入力電流（
ｉとコレクタＣ１に流れる出力電［１０１との関係を示
している。

スイッチＳＷ２〜ＳＷ４のすべてがオン（短絡）ですべ
てのコレクタＣ１〜Ｃ４が電源に接続されている場合に
は。出力電流１０１は入力電流１ｉに等しい。しかしな
がら、スイッチＳＷ２〜ＳＷ４がオフ（開放）されると
、１０１−Ｉｉの関係が崩れる。これはコレクタ０２〜
Ｃ４に飽和が生じるからである。出力電流Ｉ０１にお　
　　１ける誤差は、飽和したコレクタの数が多くなるほ
ど大きくなる。

マルチ出力電流ミラーにおいて、その１つ以上のコレク
タが飽和すると、そのことが他のコレクタ電流に影響を
及ぼし、もはや電流ミラーとしては動作せず、その誤差
はファジィ論理回路、その他の演算回路において許容し
がたい大きさとなる。

もう１つの具体例についてみてみよう。第６図において
、ｐｎｐおよびｎｐｎのマルチ出力電流ミラー（１０）
および（２Ｇ）がある。電流ミラー（１０）のエミッタ
は電源電圧子ＶＥに接続され、この電流ミラー（１０）
には吐き出し入力電流■１が与えられている。この電流
ミラー（１０）の吐き出し出力電流を■１１〜１１４と
する。他方の電流ミラー（２０）には吸い込み入力型１
１２が与えられ、その吸い込み出力電流を１２１〜１２
４とする。

出力電流１１１が流れるコレクタと出力’１ＰＥＩ２１
が流れるコレクタとが接続され、この接続点（３１）に
次段の回路の電流ミラー（３０）のベースが接続されて
いる。この電流ミラー（３０）は正の吸い込み入力電流
に対しては低抵抗として、負の吸い込み入力型ＦＩＬ（
すなわち正の吐き出し入力電流）に対して高抵抗として
それぞれ作用する。

第６図の回路は、２つのマルチ出力電流ミラー　（１Ｇ
）、（２０）の出力電流１１１．１２１の差の電流（１
１１−１２１）が次段の入力トランジスタ（３０）をド
ライブする形となっている。１１≧Ｉ２の場合には、１
３−１１１−１２１−１１−１２なる電流がトランジス
タ（３０）に流れ込み、ＶＢＥ＝０゜７（ｖ）がマルチ
出力電流ミラー（２０）のコレクターエミッタ間に印加
されることになり、マルチ出力電流ミラー（１０）のコ
レクターエミッタ間には（ＶＥ−０，７）（Ｖ）の電圧
が印加されるのでこれらのマルチ出力電流ミラー（１０
）（２Ｇ）が飽和をすることはなく、したがって次段の
回路への入力電流は（１１−１２）となる。

ところが１１　＜　１２　　（１１１＜　１２１）の場
合には、マルチ出力電流ミラー（２０）の電流Ｉ２１の
流れるべきコレクタがあたかも開放された状態となり、
電流ミラー（２０）のこのコレクタが飽和する。したが
って、マルチ出力電流ミラー（２０）の他のコレクタ電
流はＩ２２、Ｉ２３．１２４＜Ｉ２となり、この回路（
２０）はもはやマルチ出力１流ミラーとして動作しなく
なる。

（２）発明の概要 （２，１）　　発明の目的 この発明の目的は、マルチ・コレクタ・トランジスタを
含む電流分配回路において、そのコレクタにおける飽和
の発生を防止し、常に誤差のない所望の出力１！流が得
られるようにすることにある。

（２，２）　　発明の構成と効果 この発明による電流分配回路は、複数のコレクタとこれ
らに共通のベースおよびエミッタとからなり、１つのコ
レクタがベースに接続されている集積化されたマルチ出
力ｉｉ流ミラー、ならびにこのマルチ出力電流ミラーの
他のコレクタに接続されたそれぞれ独立した低い入力抵
抗をもつ回路から構成されることを特徴とする。

マルチ出力電流ミラーのベースに接続されたコレタ以外
のコレクタには低い入力抵抗をもつ回路が接続されてい
るから、コレクタに飽和が生じない程度のコレクターエ
ミッタ間電圧を常に確保することができる。したがって
、マルチ出力電流ミラーからは常に誤差のない所望の値
の出力電流を得ることができる。また、コレクタに接続
される回路は相互に独立しているから、その１つが電流
ミラーであってこれに飽和が生じたとしても、この飽和
したｖＩｉ流ミラーがマルチ出力電流ミラーの他のコレ
クタに影響を及ぼすことはない。

（３）実施例の説明 （３，１）　　第１実施例 第７図は、第６図の回路をこの発明によって改良した回
路を示している。第６図に示すものと同一物には同一符
号が付けられている。　第６図におけるｎｐｎマルチ出
力電流ミラー（２０）が、ｎｐｎｌｌ流ミラー（２６）
、ｐｎｐｖルチ出力電流ミラー（２５）およびｎｐｎ電
流ミラー（２１）〜　　　□（２４）によって置きかえ
られている。電流ミラー（２６）は入力電流■２の向き
を反転させるものであり、そのコレクタはマルチ出力電
流ミラー　（２５）のベースに接続されている。マルチ
出力電流ミラー（２５）のエミッタは電源電圧＋ＶＥに
接続されている。このマルチ出力電流ミラー（２５）の
ベースに接続されたコレクタを除く４つのコレクタに電
流ミラー（２１）〜（２４）が接続されている。そして
、電流ミラー（２１）のコレクタが接続点（３１）に結
ばれている。

この図において、電流ミラー（２６）の負荷とし働くマ
ルチ出力電流ミラー（２５）の入力抵抗は小さく、また
マルチ出力’ｍｌミラー（２５）の負荷として働く電流
ミラー（２１）（２２）（２３）および（２４）の入力
抵抗も小さいので、電流ミラー（２６）およびマルチ出
力電流ミラー（２５）はいずれも飽和を生ずることはな
い。ｌｔ電流ミラー２１）はＩ１くＩ２（１１１＜　Ｉ
　２１）の場合に、第６図の回路と同じ理由で飽和を生
ずる。しかしながら、電流ミラー（２１）は他の電流ミ
ラー（２２）〜（２４）とは別個の電流ミラーであるの
で、電流ミラー（２１）の飽和は他のＮ流ミラー（２２
）〜（２４）には影響を及ぼさない。したがって、Ｉｔ
＜１２のときでも１２２−　Ｉ２３−　Ｉ２４−　Ｉ２
となる。また電流ミラー（２１）の飽和により１２１＝
１１１−１１となるから次段の回路への入力電流はＯ（
Ａ）となる。これにより、接続点（３１）では、１１≧
１２（１１１≧Ｉ２１）の場合にその差に等しい電流ｌ
３−ＩＩ−１，２吐き出し出力電流として出力され、か
っ１１　＜Ｉ２　　（１１１＜１２１）の場合には出力
電流■３が零となるという、後述する限界差の演算が誤
差なく達成される。

第８図は、次段の回路の入力トランジスタ（３２）がｐ
ｎｐ形の場合に適用される回路を示している。このトラ
ンジスタ（３２）のベースには吐き出し入力電流Ｉ３が
与えられなければならない。

すなわち、接続点（３１）の出力電流は吸い込み出力と
なる。したがってＩＩ　＞　１２　　（１１１＞　Ｉ２
１）の場合にマルチ出力電流ミラー（１Ｇ）　（第６図
参照）に飽和が生じる。

そこで、第８図の回路では、マルチ出力電流ミラー（１
０）に代えて、ｎｐｎマルチ出力電流ミラー（１５）と
４つのｐｎｐ電流ミラー（１１）〜（１４）が用いられ
ている。マルチ出力ＩＪＥミラー（１５）に吸い込み入
力電流１１が与えられ、その４つのコレクタはＮ流ミラ
ー（１１）〜（１４）のベースに接続されている。電流
ミラー（１１）〜（１４）のエミッタはｔｍ電圧十ＶＥ
に接続されている。電流ミラー（１１）のコレクタが接
続点（３１）に接続される。入力電流１１として吐き出
し入力電流を与える必要がある場合には、マルチ出力電
流ミラー　（１５）の前段にｐｎｐ電流ミラー（１６）
を接続すればよい。

第８図の回路において、接続点（３１）で、Ｉ２≧■１
の場合に１３−１２１−１１１−１２−１１の演算が行
なわれ、１２＜１１の場合に■３が０となることは容易
に理解できよう。また、電流ミラー（１１）に飽和が生
じても、他の電流ミラー　（１２）〜（１４）の出力は
）　１２−１１３麿１１４−　）　１となる。

（３，２）　　第２実施例（ファジィ論理回路）（３，
２，１）　　ファジィ論理回路の基本演算ファジィ集合
Ｘはメンバーシップ関数μ真によって特性づけられる。

メンバーシップ関数とはその変数がファジィ集合Ｘに属
している度合いを表わすものであり、この度合いはＯか
ら１までの区間の連続的な値（０，１）によって表わさ
れる。したがって、メンバーシップ関数はその変数を（
０，１）に変換するものであるということができる。フ
ァジィ集合Ｙも同様にメンバーシップ関数μＶによって
特性づけられる。

ファジィ論理とは、あいまいさをファジィ集合の形で表
わし、これを用いて、通常の論理をあいまいさを取扱う
ことができるように拡張したものである。ファジィ論理
の基本演算には、限界差、論理積、限界和、限界積、論
理和、論理積、絶対差、含意および対等がある。これら
の９の基本演算は限界差と算術和によって表わすことが
できる。このことは、ファジィ論理の基本演算の最小単
位が限界差と算術和であることを意味している。

ファジィ情報処理システムにおいて用いられる（０．１
）の連続的な値は、電流モード・ファジィ論理回路にお
いては、たとえばＯ（Ａ）〜１０（μＡ）の連続的な信
号電流で表わされることになる。この実施例では、β）
１なるマルチ・コレクタ・トランジスタをモノリシック
に構成できる標準的バイポーラＩＣ技術で実現されるい
くつかのファジィ論理回路にこの発明を適用した例につ
いて述べる。

（３，２，２）　　限界差回路 ファジィ論理回路の基本形は限界差回路であるから、フ
ァジィ限界差回路について説明しておく。

ファジィ集合Ｘ、Ｙに対して、限界差は、それらのメン
バーシップ関数μＸ、μｙにより次のように定義される
。

ＸｅＹ仲μｘｅｙ 三μｘｅμｙ ＝０■（μＸ−μｙ）　　　・・・（２）ここでｅは限
界差、■は論理和（ＷａＸ）　　（大きい方を選択する
こと）、−は算術上の引算（算術差）をそれぞれ表わし
ている。ファジィ論理では負の値は使用しないから、第
（２）式において、（μＸ−μＶ）が負の値になった場
合には論理和■によって限界差は０となる。すなわち、
第（２）式は具体的に次の関係を表わしている。

・・・（３） 第９図に限界差回路が示されている。この図において、
一方の入力電流μｙ　（減数）を電流ミラー（４１）の
入力側に加え、その出力ｌｌ流μｙを他の入力電流μＸ
　（被減数）から差引く。この引算は単に結線するだけ
で達成される（接続点（４２）、ワイヤード・サブトラ
クション）。差電流（μＸ−μＶ）はダイオード（４３
）を通って出力１１ｉμ２として吐き出される。

第１０図は、上の限界差回路における入力電流μＸをパ
ラメータとした入出力特性の測定結果を示している。極
めてよい線形性が得られていることがわかる。

（３，２，３）　　論理和回路 ファジィ集合Ｘ、Ｙに対して、論理和はそれらのメンバ
ーシップ関数μＸ、μｙにより次のように定義される。

Ｘ　Ｕ　Ｙ＃μｇｕｙ 三μｘｙμｙ　　　　　　　・・・（４）論理和Ｖはμ
×、μｙのいずれか大きい方を選択することを意味して
いるから、第（４）式は次のように書きなおすことがで
きる。

第（４）式は次のように変形することが可能である。

μｘＶμｙ諺（μＸθμＶ）十μｙ −（μｙｅμＸ）十μＸ ・・・（６） 第（６）式は次のようにして証明される。

（μｘｅμｙ）十μｙ三（Ｘ　ｅＶ　）　＋１−　［Ｏ
Ｖ　（ｘ　−Ｖ）］　＋ｙ ＝　　（Ｖ　　＋Ｏ）　　Ｖ　　（Ｖ　　＋（Ｘ−Ｖ）
）ｙ　　ｖｘ 三μｙＶμＸ　　　　　・・・（７） 第（６）式より、論理和の演算は限界差回路とワイヤー
ド・サムとにより実現できることが分かる。

第１１図は、論理和回路を示している。この図におむ＼
て、第９図に示されたものと同じ限界差回路（４Ｇ）と
算術和（ワイヤード・サム）をとるための接続点（５３
）とが示されている。この限界差回路（４０）および接
続点（５３）にμｙの電流を供給するために３コレクタ
・トランジスタを用いた２出力電流ミラー（５１）が設
けられている。

また、与えられる吸い込み人力１！流μＶの向きを反転
させるために、２出力電流ミラー（５１）の前段に電流
ミラー（５２）が接続されている。

電流ミラー（５２）の負荷であるマルチ出力電流ミラー
（５１）の入力抵抗は小さい。また、マルチ　　　゛□
出力電流ミラー（５１）の負荷となる次段の論理回路の
入力抵抗および同じようにマルチ出力電流ミラー（５１
）の負荷となる電流ミラー（４１）の入力抵抗も小さい
。したがって、電流ミラー（５２）およびマルチ出力電
流ミラー（５１）は飽和を生じない。これにより、限界
差回路（４０）の入力電流（すなわち電流ミラー（４１
）の入力電流）も、接続点（５３）の一方の入力電流も
μｙに等しくなる。

たとえμｘくμＶの場合でも、電流ミラー（４１）が飽
和するだけで接続点（５３）に流入する′Ｒ流μＶには
影響を及ぼさず、誤差のない演算が可能となる。

第１２図は、第１１図の論理和回路の入出力特性の測定
結果を示している。誤差が生じていないことが分るであ
ろう。

なお、第１１図の回路において、入力電流μＸとμｙと
を交換しても同じ結果が得られるのはいうまでもない。

（３，２，４）　　絶対差回路 ファジィ集合Ｘ、Ｙに対して、絶対差は、それらのメン
バーシップ関数μ×、μ■により次のように定義される
。

ｌ　Ｘ−Ｙ　ｌ蟲μ１ｘ−ｙ％ 三１μＸ−μｙ１ ・・・　（８） 第（８）式は次のように変形することが可能である。

μｍに−ｙ１−（μｘｅμｙ）＋（μＶθμＸ）・・・
（９） 第（９）式は次のようにして証明される。

（μｘ　ｅｕｙ　）　＋　（μｙｅμＸ）三（Ｘθｙ）
＋（ｙθＸ） −（ｘ　ｅｙ　）　＋　［ＯＶ　（Ｖ　−Ｘ　）　］−
［（ｘ　ｅｙ　）＋０１Ｖ　［（ｘθｙ）＋（Ｖ−Ｘｌ
ｌ −［［０Ｖ（ｘ−ｙ）］＋Ｏ］Ｖ ［［０Ｖ（ｘ−ｙ）］＋（ｙ−ｘ）］ −［（０＋Ｏ）　Ｖ　（０＋ｘ　−ｙ　）　］　Ｖ［（
ｙ　−ｘ　＋Ｏ）Ｖ　（ｘ　−ｙ　＋ｙ　−Ｘ　）　］
＝ＯＶ（ｘ−ｙ）Ｖ（ｙ−Ｘ）ＶＯ −（Ｘ　　−Ｖ　　）　　Ｖ　　（Ｖ　　−ｘ　　）三
（μＸ−μｙ）Ｖ（μＶ−μ×）・・・（１０）第（９
）式より絶対差の演算は、２つの限界差回路と１つのワ
イヤード・サムにより実現できることが分る。ただし、
２つの限界差回路において減数入力と被減数入力とを交
換しなければならない。

第１３図は絶対差回路を示している。上述した限界差回
路（４Ｇ）に加えて、入力電流μＸとμＶが交換された
もう１つの限界差回路（６０）が設けられ、これらの出
力側がそれらの出力′Ｒ流の算術和をとるために接続さ
れている（接続点（７３））。

２つの限界差回路（４Ｇ）（６Ｇ）に入力電流μｙを供
給するために、上述したものと同じ電流ミラー　（５２
）とマルチ出力電流ミラー（５１）が設けられている。

同様に２つの入力電流ｌｘを生成するために電流ミラー
（７２）およびマルチ出り電流ミラー（７１）が設けら
れている。

電流ミラー（５２）の負荷であるマルチ出力電流ミラー
（５１）の入力抵抗は小さく、またマルチ出力電流ミラ
ー（５１）の負荷となる次段の論理回路の入力抵抗およ
び電流ミラー（４１）の入力抵抗も小さいので電流ミラ
ー（５２）およびマルチ出力電流ミラー（５１）は飽和
を生じない。同様にして電流ミラー（１２）およびマル
チ出力電流ミラー（１１）も飽和を生じない。したがっ
て、電流ミラー（４１）とダイオード（４３）からなる
限界差回路（４０）および電流ミラー（６１）とダイオ
ード（６３）からなる限界差回路（６０）の入力抵抗に
は誤差が生じない。

これにより、出力電流μ２はμ　　　に等しくｘ−ｙｌ なる。

この絶対差回路における入出力特性の測定結果が第１４
図に示されている。

【図面の簡単な説明】

第１図は電流の入出力形態の説明図である。 第２図および第３図は・フルチ°０レクダ　　　　、ト
ランジスタとその誘導形を示すもので、第２１図はｎｐ
ｎタイプのもの、第３図はｐｎｐタイプのものを表わし
ている。 第４図および第５図は、マルチ出力電流ミラーにおいて
１のトランジスタの飽和が他のトランジスタに及ぼす影
響を説明するためのものであり、第４図は接続図、第５
図は入出力特性を示すグラフである。 第６図は、マルチ出力電流ミラーの飽和により誤差が生
ずる回路の例を示す結線図である。 第７図は、この発明の第１実施例を示すもので、第６図
の回路を改良した回路の結線図である。 第８図は、変形例を示す結線図である。 第９図から第１４図はこの発明の第２実施例を示してい
る。 第９図は限界差回路の結線図、第１０図はその入出力特
性を示すグラフである。 第１１図は論理和回路の結線図、第１２図はその入出力
特性を示すグラフである。 第１３図は絶対差回路の結線図、第１４図はその入出力
特性を示すグラフである。 （１５０２５）（５１）（６２）・・・マルチ出力電流
ミラー、（１１）〜（１４）（２１）〜（２４Ｈ４１）
（６１）・・・電流ミラー。 以　　上 第９図 と 第１０図 ｆｉｆ　（）ＡＡ） 第１１図 、Ｍｘ（ハＡ） ７Ｘ　（μＡ）

Claims (1)

1. 【特許請求の範囲】 複数のコレクタとこれらに共通のベースおよびエミッタ
   とからなり、１つのコレクタがベースに接続されている
   集積化されたマルチ出力電流ミラー、ならびに このマルチ出力電流ミラーの他のコレクタに接続された
   それぞれ独立した低い入力抵抗をもつ回路、 からなる電流分配回路。